Tuning SoCs using the global dynamic critical path
Tuning SoCs using the global dynamic critical path
复制标题
使用全局动态关键路径调整 SoC
DOI：
10.1109/soccon.2009.5398007
复制
发表时间：
2009
期刊：
影响因子：
--
通讯作者：
Girish Venkataramani
中科院分区：
文献类型：
--
作者：
Hari Kannan;M. Budiu;John D. Davis;Girish Venkataramani
我们建议使用基于分析的技术（动态关键路径）来指导SoC优化。优化由许多模块组成的soc需要探索大量可能的配置空间（组件模块数量呈指数级增长）。我们提出了一种应用于全局异步局部同步RTL设计的优化技术。此外，我们还研究了使用抽象版本的硬件模块进行关键路径计算时的精度损失。通过优化组合优化指标（如能量延迟）的设计，在分析大型配置空间时，使用关键路径可以非常快速地收敛到最优或接近最优的解决方案。
We propose using a profiling-based technique (Dynamic Critical Path) to guide SoC optimization. Optimizing SoCs composed of many modules involves exploring a large space of possible configurations (exponential in the number of component modules). We present this optimization technique applied to a Globally Asynchronous Locally Synchronous (GALS) RTL design. Furthermore, we investigate the loss of precision when abstract versions of hardware modules are used for the critical path computation. Using the critical path provides very fast convergence towards optimal or near-optimal solutions when analyzing large configuration spaces by optimizing the design for composite optimization metrics, such as energy-delay.