Countermeasures Against Power Analysis Attacks Using Dynamic Power Control Technology for LSI

LSIチップを2回施策し，評価基板を作成した．加えて，2つの研究上の提案を提案し，その評価を行っている．ひとつはノイズ注入手法で，必ず反転値を事前に組み合わせ回路に入力する手法で，もうひとつは0または1の固定値を事前に組み合わせ回路に入力する方法である．この手法は対策回路の増加量が非常に小さいことが確認され，また，これまでの組み合わせ回路を対象としたWDDLなどの論理変更を要する手法と比べても遜色のない耐タンパ性を実現できることが確認された．この手法の貢献は[1]及び[2]の国際会議の論文で公開されている．また，更にこれらとは異なる対策回路の設計手法の効果を確かめる実験を実施しており，その計測データが手元にある．まだ，データの解析の途中であるが，ノイズ注入によるサイドチャネル対策はバリエーションに富み，異なるアプローチでも実現可能であることがわかっている．これらのデータも論文として報告予定であるが，現在は，ノイズ注入技術を活用したサイドチャネル対策回路の最適な形が完成形として視野に入りつつある状況である．[1]Yui Koyanagi and Tomoaki Ukezono, "An Extremely Light-Weight Countermeasure to Power Analysis Attack in Dedicated Circuit for AES," Proc. of 19th International SoC Design Conference (ISOCC 2022), pp.85--86, 2 pages, Gangneung, South Korea, Oct. 2022.[2]Tomoaki Ukezono, "Resistance for Side-Channel Attack by Virtual Dual-Rail Effect," Proc. of 3rd International Conference on Electrical, Communication and Computer Engineering (ICECCE 2021), paper-89, 6 pages, Kuala Lumpur, Malaysia (in Virtual), Jul. 2021.

LSIチップを2回施策し，評価基板を作成した．加えて，2つの研究上の提案を提案し，その評価を行っている．ひとつはノイズ注入手法で，必ず反転値を事前に組み合わせ回路に入力する手法で，もうひとつは0または1の固定値を事前に組み合わせ回路に入力する方法である．この手法は対策回路の増加量が非常に小さいことが確認され，また，これまでの組み合わせ回路を対象としたWDDLなどの論理変更を要する手法と比べても遜色のない耐タンパ性を実現できることが確認された．この手法の貢献は[1]及び[2]の国際会議の論文で公開されている．また，更にこれらとは異なる対策回路の設計手法の効果を確かめる実験を実施しており，その計測データが手元にある．まだ，データの解析の途中であるが，ノイズ注入によるサイドチャネル対策はバリエーションに富み，異なるアプローチでも実現可能であることがわかっている．これらのデータも論文として報告予定であるが，現在は，ノイズ注入技術を活用したサイドチャネル対策回路の最適な形が完成形として視野に入りつつある状況である．[1]Yui Koyanagi and Tomoaki Ukezono, "An Extremely Light-Weight Countermeasure to Power Analysis Attack in Dedicated Circuit for AES," Proc. of 19th International SoC Design Conference (ISOCC 2022), pp.85--86, 2 pages, Gangneung, South Korea, Oct. 2022.[2]Tomoaki Ukezono, "Resistance for Side-Channel Attack by Virtual Dual-Rail Effect," Proc. of 3rd International Conference on Electrical, Communication and Computer Engineering (ICECCE 2021), paper-89, 6 pages, Kuala Lumpur, Malaysia (in Virtual), Jul. 2021.