データ駆動型社会に向けた大容量高速メモリキューブ・ネットワークの研究

面向数据驱动社会的大容量、高速存储立方体和网络研究

• 批准号: 20K19770
• 负责人: 安戸 僚汰
• 金额: $ 2.75万
• 依托单位: Kyoto University (2021-2022)Hiroshima University (2020)
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Early-Career Scientists
• 财政年份: 2020
• 资助国家: 日本
• 起止时间: 2020-04-01 至 2024-03-31
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-20K19770/
• 关键词: メモリネットワーク; メモリキューブ; 相互結合網; 計算機システム

本年度の成果として，新しいメモリキューブネットワークであるDDM (Dual Diagonal Mesh, 二重対角メッシュ)を提案した．最大の特徴は非連結な二つの対角メッシュを用いる点であり，メモリキューブ同士は連結である必要がないことをうまく利用した提案となっている．プロセッサを介してこの二つの対角メッシュを接続する．これによりプロセッサのポート数は3となる．本ネットワークは配線長の制限がマンハッタン距離で2の場合において，平均ホップ数および直径がともにノード数によらず理論的に最小となることをグラフを用いて証明した．規則的な配線によるネットワークの構築と単純な決定的最短経路ルーティングが可能であり，一部の経路計算をスキップすることによりルータ内の遅延を削減することができる．本提案に対し，シミュレーションを行って既存のネットワークとの比較を行った．既存のシミュレーションではメモリキューブネットワークを考慮していないため，メモリキューブネットワークを考慮したトラフィックパターンとして各プロセッサからメモリキューブに一様ランダムにアクセスするUniform randomトラフィックパターンと，そのうちローカルメモリとリモートメモリへのアクセスの比率を任意に変更したNon-uniform randomトラフィックパターンを定義した．シミュレーションの結果，同サイズかつ配線長とポート数が等しい既存のネットワーク（メッシュ，トーラス，diagonal memory network）よりもゼロ負荷時のネットワーク遅延が最小となり，4-40%削減できることを示した．

This year's achievements include the proposal of Dual Diagonal Mesh (DDM). The biggest feature is that the link is not the same as the link, and the link is necessary. The two sides of the fence are connected to each other. The number of people in the village is 3. In this case, the average number of wires and diameters is the smallest in theory, and the average number of wires and diameters is the smallest in theory. The shortest possible route for regular routing is determined by the construction of the route and the reduction of the delay within the route. This proposal is aimed at improving the quality of the existing products. The existing system is considered to be a Uniform random system, which can be used to determine the number of users. The ratio of random random As a result, the same service length and number of cables are equal to each other, and the existing generation network (diagonal memory network) is reduced by 4-40% to minimize the load and delay.

项目成果

Elastic Sample Filter: An FPGA-based Accelerator for Bayesian Network Structure Learning

弹性样本过滤器：基于 FPGA 的贝叶斯网络结构学习加速器

• 发表时间: 2022
• 作者: Ryota Miyagi;Ryota Yasudo;Kentaro Sano;and Hideki Takase
• 通讯作者: and Hideki Takase

深層強化学習を用いた発見的二次無制約二値最適化ソルバーの学習

使用深度强化学习学习启发式二次无约束二元优化求解器

• 发表时间: 2023
• 作者: Yasuaki Kobayashi;Shin-Ichi Nakano;Kei Uchizawa;Takeaki Uno;Yutaro Yamaguchi;Katsuhisa Yamanaka;川上哲志;Toshihiro Uchibayashi;額見怜央，安戸僚汰，高木直史
• 通讯作者: 額見怜央，安戸僚汰，高木直史

配線長制限下での平均ホップ数および直径が最小のメモリキューブネットワーク

线长约束下具有最小平均跳数和直径的内存立方体网络

• 发表时间: 2023
• 作者: Iori Ishikawa;Koki Ishida;Masamitsu Tanaka;Ikki Nagaoka;Satoshi Kawakami;Teruo Tanimoto;Akira Fujimaki and Koji Inoue;慶田開，安戸僚汰，高木直史
• 通讯作者: 慶田開，安戸僚汰，高木直史

Designing low‐diameter interconnection networks with multi‐ported host‐switch graphs

• DOI: 10.1002/cpe.6115
• 发表时间: 2020-12
• 期刊: Concurrency and Computation: Practice and Experience
• 作者: Ryota Yasudo;K. Nakano;M. Koibuchi;Hiroki Matsutani;H. Amano