权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

画像認識処理向け動的分散並列パイプライン機構の研究

图像识别处理动态分布式并行流水线机制研究

基本信息

批准号：
18K04287
负责人：
有本和民
金额：
$ 1.66万
依托单位：
Okayama Prefectural University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2018
资助国家：
日本
起止时间：
2018-04-01 至 2024-03-31
项目状态：
已结题

项目摘要

本研究は、ソフトウエアとハードウエアFPGAソリューションによる協調設計をベースに、ヘテロジニアスマルチコアアーキテクチャと省電力化に有効なノーマリオフコンピューティング技術を用いて、エッジデバイスで低消費電力・低レイテンシのニューラルネットワーク (NN) 推論処理を実行するために、高い電力効率のFPGAデバイスを使った推論処理アクセラレータとそのハードウェアプラットフォーム基盤技術を確立することを目的とする。今年度は、複数のセンサ情報（センサフュージョン）を入力とするエッジAIコンピューティングにおいて、高精度の認識処理を評価ターゲットとし、エッジデバイスで低消費電力・低レイテンシのニューラルネットワーク推論処理を実行を目指した。推論処理アクセラレータとしてXilinx ZCU102開発キット環境を使用し、1次元時系列データ（センシングデータ）用のニューラルネットワーク (NN) モデルについて組み込み用アーキテクチャを検討し、FPGAへの実装トライアルを実施した。回路の高速化に向けては、昨年度まで検討していた分散並列パイプライン処理アルゴリズムとエッジAIコンピューティングのハードウエアアクセラレーションアーキテクチャ設計の実装に取り組んだ。組込みセンサフュージョン対応AIモデルの高密度FPGA実装、メモリリソース削減による外部メモリであるDDRを利用しない構成での高速、低レイテンシを目指した実装設計を推進した。

This study focuses on the coordination of design, design and application of FPGA solutions to reduce power consumption. High power efficiency FPGA devices enable inference processing to establish a high power efficiency FPGA substrate technology. This year, a large number of server information (server information) is introduced into the system, and high-precision recognition processing is evaluated. The system has low power consumption, low server information, and high inference processing. Inference processing Xilinx ZCU102 development environment use, 1-dimensional time series data (set) for the development of the development environment (NN) for the development of the development environment, FPGA implementation of the implementation of the development environment. The high speed of the loop is the most important factor in the design of the distributed parallel circuit. The high density FPGA implementation of the AI module is promoted by using DDR to form a high speed, low speed FPGA implementation design.