画像認識処理向け動的分散並列パイプライン機構の研究

点击翻译按钮获取中文摘要

本研究は、ソフトウエアとハードウエアFPGAソリューションによる協調設計をベースに、ヘテロジニアスマルチコアアーキテクチャと省電力化に有効なノーマリオフコンピューティング技術を用いて、エッジデバイスで低消費電力・低レイテンシのニューラルネットワーク (NN) 推論処理を実行するために、高い電力効率のFPGAデバイスを使った推論処理アクセラレータとそのハードウェアプラットフォーム基盤技術を確立することを目的とする。今年度は、複数のセンサ情報（センサフュージョン）を入力とするエッジAIコンピューティングにおいて、高精度の認識処理を評価ターゲットとし、エッジデバイスで低消費電力・低レイテンシのニューラルネットワーク推論処理を実行を目指した。推論処理アクセラレータとしてXilinx ZCU102開発キット環境を使用し、1次元時系列データ（センシングデータ）用のニューラルネットワーク (NN) モデルについて組み込み用アーキテクチャを検討し、FPGAへの実装トライアルを実施した。回路の高速化に向けては、昨年度まで検討していた分散並列パイプライン処理アルゴリズムとエッジAIコンピューティングのハードウエアアクセラレーションアーキテクチャ設計の実装に取り組んだ。組込みセンサフュージョン対応AIモデルの高密度FPGA実装、メモリリソース削減による外部メモリであるDDRを利用しない構成での高速、低レイテンシを目指した実装設計を推進した。