高性能VLSI自動配線処理のための可変アーキテクチャ超並列計算機の実現方式の研究
高性能VLSI自動配線処理のための可変アーキテクチャ超並列計算機の実現方式の研究
高性能VLSI自动布线处理的可变架构大规模并行计算机实现方法研究
批准号：
09780292
负责人：
佐野 雅彦
金额：
$1.02万
依托单位国家：
日本
项目类别：
Grant-in-Aid for Encouragement of Young Scientists (A)
财政年份：
1997
资助国家：
日本
项目状态：
已结题
起止时间：
1997 至 1998
中文摘要
翻译
本研究はプリント基板やLSIの配線問題において従来の並列計算機による並列自動配線処理方式よりも高速かつ高品位な処理を実現するため,数千台,数万台規模を前提とした単純なプロセッサで構成されるスケーラブルなSIMD型超並列計算機のアーキテクチャの設計と処理アルゴリズムを開発し,FPGAを用いたプロトタイプを試作および性能評価を目的とする.平成9年度では,SIMD型並列計算機による超並列処理を前提とした自動配線アルゴリズムである配線遅延を用いた配線処理方式を考案し,それを処理するための配線プロセッサの基本アーキテクチャを設計した.平成10年度では,平成9年度に考案したアーキテクチャを細かく検討した結果,幾つかの改善課題が判明し,これを解決するための制御機構である「アドレス放送方式にによるSIMD制御機構」を考案した.この制御機構は,SIMD型並列計算機で不得手とされる個別プロセッサの制御を命令アドレスの放送を用いて解消する方式でり,かつ,SIMD型並列計算機全般に適応可能な方式である.平成9年度に設計したアーキテクチャに対して,新提案方式を適用し,同時に処理対象を配線問題だけでなく多方面の問題に対処できるようにアーキテクチャの拡張を行った.現在,平成10年度に購入した電子部品など(主にFPGA)を用いて,プロトタイプのためのテストベッドを構築中である.同時に,このプロトタイプのソフトウエアについても設計中である.
英文摘要
本研究はプリント基板やLSIの配線問題において従来の並列計算機による並列自動配線処理方式よりも高速かつ高品位な処理を実現するため,数千台,数万台規模を前提とした単純なプロセッサで構成されるスケーラブルなSIMD型超並列計算機のアーキテクチャの設計と処理アルゴリズムを開発し,FPGAを用いたプロトタイプを試作および性能評価を目的とする.平成9年度では,SIMD型並列計算機による超並列処理を前提とした自動配線アルゴリズムである配線遅延を用いた配線処理方式を考案し,それを処理するための配線プロセッサの基本アーキテクチャを設計した.平成10年度では,平成9年度に考案したアーキテクチャを細かく検討した結果,幾つかの改善課題が判明し,これを解決するための制御機構である「アドレス放送方式にによるSIMD制御機構」を考案した.この制御機構は,SIMD型並列計算機で不得手とされる個別プロセッサの制御を命令アドレスの放送を用いて解消する方式でり,かつ,SIMD型並列計算機全般に適応可能な方式である.平成9年度に設計したアーキテクチャに対して,新提案方式を適用し,同時に処理対象を配線問題だけでなく多方面の問題に対処できるようにアーキテクチャの拡張を行った.現在,平成10年度に購入した電子部品など(主にFPGA)を用いて,プロトタイプのためのテストベッドを構築中である.同時に,このプロトタイプのソフトウエアについても設計中である.
期刊论文(18)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
佐野雅彦, 高橋義造: "配線コストによる伝搬遅延を用いた並列経路探索法" 情報処理学会第55回全国大会論文集. Vol.1. 127-128 (1997)
Masahiko Sano、Yoshizo Takahashi：“由于布线成本而使用传播延迟的并行路径搜索方法”第 55 届日本信息处理学会全国会议论文集第 1. 127-128 卷（1997 年）。
Masahiko Sano、Yoshizo Takahashi：“由于布线成本而使用传播延迟的并行路径搜索方法”第 55 届日本信息处理学会全国会议论文集第 1. 127-128 卷（1997 年）。
DOI：
--
发表时间：
期刊：
影响因子：
--
作者：
[]
通讯作者：
佐野雅彦, 高橋義造: "伝搬遅延による配線経路探索プロセッサ" 情報処理学会研究報告. ARC-126. 43-48 (1997)
Masahiko Sano、Yoshizo Takahashi：“使用传播延迟的布线路径搜索处理器”日本信息处理协会研究报告 ARC-126 (1997)。
Masahiko Sano、Yoshizo Takahashi：“使用传播延迟的布线路径搜索处理器”日本信息处理协会研究报告 ARC-126 (1997)。
DOI：
--
发表时间：
期刊：
影响因子：
--
作者：
[]
通讯作者：
佐野雅彦,高橋義造: "SIMD型並列処理における分岐支援機構に関する提案" 情報処理学会研究報告. 98-ARC-131. 53-58 (1998)
Masahiko Sano、Yoshizo Takahashi：“SIMD 并行处理中的分支支持机制的提案”日本信息处理学会研究报告 98-ARC-131 (1998)。
Masahiko Sano、Yoshizo Takahashi：“SIMD 并行处理中的分支支持机制的提案”日本信息处理学会研究报告 98-ARC-131 (1998)。
DOI：
--
发表时间：
期刊：
影响因子：
--
作者：
[]
通讯作者：
Y.Takahashi, M.Sano, T.Inoue: "A SIMD Machine for Massively Parallel Genetic Algorithms" Proc.of PDPTA '97. Vol.2. 915-923 (1997)
Y.Takahashi、M.Sano、T.Inoue：“大规模并行遗传算法的 SIMD 机器”Proc.of PDPTA 97。
Y.Takahashi、M.Sano、T.Inoue：“大规模并行遗传算法的 SIMD 机器”Proc.of PDPTA 97。
DOI：
--
发表时间：
期刊：
影响因子：
--
作者：
[]
通讯作者：
佐野雅彦、 高橋義造: "FPGAを用いたSIMD型並列GAマシンのアーキテクチャの設計" The 55th JAPANESE FPGA/PLD DESIGN CONFERENCE. 241-248 (1997)
Masahiko Sano、Yoshizo Takahashi：“使用 FPGA 的 SIMD 型并行 GA 机的架构设计”第 55 届日本 FPGA/PLD 设计会议 241-248 (1997)。
Masahiko Sano、Yoshizo Takahashi：“使用 FPGA 的 SIMD 型并行 GA 机的架构设计”第 55 届日本 FPGA/PLD 设计会议 241-248 (1997)。
DOI：
--
发表时间：
期刊：
影响因子：
--
作者：
[]
通讯作者：
共 9 条
持続的研究の効率化を支援するシステムの研究
-
批准号：18K11572
-
项目类别：Grant-in-Aid for Scientific Research (C)
-
资助金额：$2.75万
-
财政年份：2018
-
负责人：佐野 雅彦
-
依托单位：
高スループット可変構造型SIMDアーキテクチャに関する研究
-
批准号：12780230
-
项目类别：Grant-in-Aid for Encouragement of Young Scientists (A)
-
资助金额：$1.47万
-
财政年份：2000
-
负责人：佐野 雅彦
-
依托单位：