可変構造アーキテクチャに対する配置・配線設計支援アルゴリズムの研究

点击翻译按钮获取中文摘要

本年度の研究では、可変構造アーキテクチャ向けとして、信号伝搬遅延の最小化を目指した配線構造の提案と、回路設計支援のための5段階アルゴリズムの中での1)各グループ毎の各回路分割の論理ブロック配置,2)新しい配線構造向けの配線配置に関して,各問題の定式化(制約条件・目的関数の定式化)と探索アルゴリズムの提案を行った.提案する配線構造では,各配線セグメントの接続スイッチを,同一セグメント構成では同じ位置に,異なるセグメント構成間では違えて配置することにより,構造の単純化と配線可能性の向上を目指した.提案アルゴリズムでは,近年のVLSI回路の大規模化に対応するために,得られる解の精度を悪化させずに,実行時の計算時間の短縮化と必要メモリー量の最小化を実現することを目指した.具体的には,我々の研究グループで提案している貧欲法とランダム交換法で構成させる、2段階近似アルゴリズム(2DOM)をベースとしている.提案アルゴリズムの性能評価には,9種類のMCNCベンチマーク例題回路を採用した.本シミュレーション結果では,まず各回路分割の論理ブロック配置アルゴリズムにより,シミュレーティッドアニーリングを長時間適用して得られる高精度の準最適解に比べ,わずか100分の1の時間で約7%のコスト悪化に迎えられる解が得られことを示した.また,配線アルゴリズムでは,従来の配線構造に比べ,ほぼ同程度の信号伝搬遅延を有する解を,その約3分の1の計算期間,および,約2分の1の必要メモリー量で得られることを示した.