ソーティングネットワークを用いたCP非保存実験用高速データ収集システムの研究

Belle検出器システムの、シリコンバーテックス検出器は、大量のデータが短時間に発生し、パイプラインに蓄えた各場所を、時間スロット順に並べ直すイベントビルダーの役割が重要になる。イベントビルドを高速に行う手法として、ソーティングネットワークによる方法の基礎的な研究を行った。すなわち、最も単純な奇偶変換ソ-ト法(隣あった入力線のみのヘッダ-の大小を、比較して、それに従って出力をソ-トする方法)のアルゴリズムを用い、FIFOメモリーとCPLD(Complex Programmable Logic Device)を用いてハードウェアを構築して、システムクロックの周波数を変え、また入力データ線数を変えて、スケーラビリティのテストを行った。必要なTime Slot Interchangerは、今年度の間にあわなかったので、その部分は、トランスピュータ-のプログラムで代用した。システム・クロックを5MHzから40MHzまで5種類、入出力線数を2から7まで変えて、動作の確認と測定を行った。その結果、7入力で、40MHzまで動作した、この時、ネットワークサイズによる処理速度の減少は見られなかった、クロック速度の限界は、使用したデバイスの限界であって、アーキテクチャーによる限界ではない。将来、動作速度の速いデバイスを使用する事で、この限界は更新できる。これをイベントビルダーに応用するには、もっと能率の良いソーティング・アルゴリズム(例えば、バイトニック.ソーティングや、Batcherの奇偶ソ-ト法などがある)を用いる事と、多層基板を用いて、電源ラインを強化するなどの改良が必要である。

Belle検出器システムの、シリコンバーテックス検出器は、大量のデータが短時間に発生し、パイプラインに蓄えた各場所を、時間スロット順に並べ直すイベントビルダーの役割が重要になる。イベントビルドを高速に行う手法として、ソーティングネットワークによる方法の基礎的な研究を行った。すなわち、最も単純な奇偶変換ソ-ト法(隣あった入力線のみのヘッダ-の大小を、比較して、それに従って出力をソ-トする方法)のアルゴリズムを用い、FIFOメモリーとCPLD(Complex Programmable Logic Device)を用いてハードウェアを構築して、システムクロックの周波数を変え、また入力データ線数を変えて、スケーラビリティのテストを行った。必要なTime Slot Interchangerは、今年度の間にあわなかったので、その部分は、トランスピュータ-のプログラムで代用した。システム・クロックを5MHzから40MHzまで5種類、入出力線数を2から7まで変えて、動作の確認と測定を行った。その結果、7入力で、40MHzまで動作した、この時、ネットワークサイズによる処理速度の減少は見られなかった、クロック速度の限界は、使用したデバイスの限界であって、アーキテクチャーによる限界ではない。将来、動作速度の速いデバイスを使用する事で、この限界は更新できる。これをイベントビルダーに応用するには、もっと能率の良いソーティング・アルゴリズム(例えば、バイトニック.ソーティングや、Batcherの奇偶ソ-ト法などがある)を用いる事と、多層基板を用いて、電源ラインを強化するなどの改良が必要である。