統一的な近似計算適用原理の発見とその計算基盤の実現

点击翻译按钮获取中文摘要

本研究のベースアーキテクチャとして採用する，自動メモ化プロセッサは，動的にバイナリプログラムにメモ化を適用するものである。これまで自動メモ化プロセッサは，SPARCおよび，特殊なARMアーキテクチャをベースとした実装を前提としてシミュレーションを行ったきたため，その汎用性や実用性を十分に評価できていない可能性がある．そこで，オープンかつ標準的な命令セットアーキテクチャとして注目を集めている RISC-V を新たに自動メモ化プロセッサのベースアーキテクチャとして採用し，その実装や評価を通じて自動メモ化プロセッサの汎用的実用性や改良の余地を検討した．RISC-V をベースアーキテクチャとする自動メモ化プロセッサが，既存の自動メモ化プロセッサの評価結果と同等のパフォーマンスを示すか否かについて検証するため，stanford ベンチマークを用いたシミュレーションによる評価を行った．その結果，RISC-V をベースアーキテクチャとする自動メモ化プロセッサの実行サイクル数は，自動メモ化機構を実装しない場合と比較して，最大 49.0%減少，平均 6.2%増加となった．実行サイクル数の削減に成功した場合が存在したことから，RISC-V をベースアーキテクチャとする自動メモ化プロセッサは，既存の自動メモ化プロセッサと同様に性能向上が期待できることが確認した。