制約条件を自己学習する確率的手法を用いたVLSIレイアウトの最適設計
制約条件を自己学習する確率的手法を用いたVLSIレイアウトの最適設計
使用自学习约束的概率方法进行VLSI布局优化设计
批准号：
02750248
负责人：
須貝 康雄
金额：
$0.77万
依托单位：
依托单位国家：
日本
项目类别：
Grant-in-Aid for Encouragement of Young Scientists (A)
财政年份：
1990
资助国家：
日本
项目状态：
已结题
起止时间：
1990 至 --
中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
評価関数の自己相似性に着目した改良型アニーリング法によるVLSIレイアウト手法
-
批准号：04750305
-
项目类别：Grant-in-Aid for Encouragement of Young Scientists (A)
-
资助金额：$0.58万
-
财政年份：1992
-
负责人：須貝 康雄
-
依托单位：
分散型シミュレーテッドアニーリング法によるVLSIレイアウトの最適設計
-
批准号：63750311
-
项目类别：Grant-in-Aid for Encouragement of Young Scientists (A)
-
资助金额：$0.58万
-
财政年份：1988
-
负责人：須貝 康雄
-
依托单位：