权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

密結合マルチプロセッサ上のElastic Barrierの性能評価

Elastic Barrier 在紧耦合多处理器上的性能评估

基本信息

批准号：
05780229
负责人：
松本尚
金额：
$ 0.58万
依托单位：
The University of Tokyo
依托单位国家：
日本
项目类别：
Grant-in-Aid for Encouragement of Young Scientists (A)
财政年份：
1993
资助国家：
日本
起止时间：
1993 至无数据
项目状态：
已结题

项目摘要

本研究は密結合マルチプロセッサ上での実用的な規模のアプリケーションに対するElastic Barrier機構の有効性を定量的に評価することを目的としていた。Elastic Barrierを効率的に使用する最適化コンパイラのプロトタイプの開発、アプリケーションに対するシミュレーションによる定量評価、Elastic Barrierを実装したマルチプロセッサプロトタイプの作製、の三通りのアプローチで研究を行った。最適化コンパイラのプロトタイプは初期バ-ジョンが完成し、その最適化コードを利用したElastic Barrierの効果について報告発表を行った。また、対象とするアプリケーションを増やして従来のシミュレーションによる評価も実施した。この結果、細粒度並列性を使用してスピードアップを達成するアプリケーションに関しては非常に効果が高いことが判明した。粗粒度並列性のみで十分なスピードアップが達成されるアプリケーションに対しては、めざましい効果は得られなかったが、Elastic Barrierの使用がスピードダウンにつながることはなかった。シミュレーションでは評価不可能な規模のアプリケーションに対する評価を可能にするために、Elastic Barrierを実装した密結合マルチプロセッサプロトタイプ「お茶の水1号」の研究開発も行った。「お茶の水1号」は4台のRISCプロセッサからなる密結合マルチプロセッサであり、完成時のピークパフォーマンスは600MIPS,400MFLOPSである。交付された予算の大半はこのプロトタイプ作製の部品となるField Programmable Gate Array(FPGA)の購入に使用された。このプロトタイプの設計並びに各機能の性能見積りについては報告発表を行った。しかし、現在デバッグ中であり、2CPU分の2枚の基板が動作しているが、並列処理動作を行う段階までは達していない。本プロトタイプ上でElastic Barrierの性能データが取れ次第、公表していく予定である。

The purpose of this study is to evaluate the effectiveness of Elastic Barrier mechanisms in close combination with the scale of their applications. Elastic Barrier performance optimization, quantitative evaluation, Elastic Barrier performance evaluation The optimization of the elastic barrier results in the initial stage of the project, the completion of the optimization of the Elastic Barrier results in the report The first time I saw him, I saw him. The results of this study are very high in terms of fine-grained parallelism. Coarse-grained juxtaposition is very difficult to achieve, and Elastic Barrier is difficult to use. The research and development of "Tea and Water" is carried out by the company. "Tea water No. 1" 4 sets of RISC Most of the components of the Field Programmable Gate Array(FPGA) were purchased and used. The design and performance of each function are shown in the table below. 2 CPU divided into 2 substrates, parallel processing operation, step by step. The performance of the Elastic Barrier is determined by the order of the first and second.