Development of a parallel stochastic method with learning for large-scale optimization based on biological evolution

基于生物进化的大规模优化并行随机方法的开发

• 批准号: 07650456
• 负责人: HIRATA Hironori
• 金额: $ 1.47万
• 依托单位: Chiba University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 1995
• 资助国家: 日本
• 起止时间: 1995 至 1996
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-07650456/
• 关键词: optimization method; combinatorical optimization; genetic; immune; lavout; VLSI; optimization; 最適化

The project has studied the development of a new parallel stochastic method based on biological mechanism and applied to VLSI layout.Practically speaking, we combined a genetic algorithm (GA) with immune mechanism. This combination makes it possible to search a global minimum in the cost landscape with high accuracy.The proposed method has made massive parallel computation using a parallel computer.We applied it to floorplan problems of VLSI layout. The simulation experiments verified the effectiveness and the usefulness of the proposed method.

本项目研究了一种新的基于生物机制的并行随机方法，并将其应用于超大规模集成电路的版图设计中，实际上，我们将遗传算法与免疫机制相结合。该方法在并行计算机上进行了大量的并行计算，并将其应用于VLSI布图规划问题。仿真实验验证了该方法的有效性和实用性。

项目成果

I.Tazawa, S.Koakutsu and H.Hirata: "An Immunity based Genetic Algorithm and its Application to the VLSI Floorplan Design Problem" Proceedings of IEEE Int.Conf.on Evolutionary Computaion. 417-421 (1996)

I.Tazawa、S.Koakutsu 和 H.Hirata：“基于免疫的遗传算法及其在 VLSI 布局设计问题中的应用”IEEE Int.Conf.on Evolutionary Computaion 论文集。

I.Tazawa, S.Koakutsu and H.Hirata: "A Immune optimization method" Trans.IEEJ. (to appear). (1997)

I.Tazawa、S.Koakutsu 和 H.Hirata：“免疫优化方法”Trans.IEEJ。

"A Hierarchical arrangement method using a discrete tunneling algorithm" Trans.SICE Japan. Vol.31. 1865-1869 (1995)

“使用离散隧道算法的分层排列方法”Trans.SICE Japan。

Isao Tazawa: "An Immunity based Genetic Algorithm and Its Application to the VLSI Floorplan Design Problem" Proc. of IEEE Int. Conf. on Evolutionary Computing. (発表-予定). (1996)

Isao Tazawa：“基于免疫的遗传算法及其在 VLSI 布局设计问题中的应用”，IEEE 国际进化计算会议（演示文稿 - 计划）。

小圷 成一: "離散型トンネリングアルゴリズムによるVLSI階層的配置手法" 計測自動制御学会論文集. 31. 1865-1869 (1995)

Seiichi Kotono：“使用离散隧道算法的 VLSI 分层放置方法”《仪器与控制工程师学会汇刊》31。1865-1869 (1995)。