权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

位相限定相関法に基づく高精度リアルタイム画像照合プロセッサに関する研究

基于纯相位相关法的高精度实时图像匹配处理器研究

基本信息

批准号：
14780238
负责人：
佐々木慶文
金额：
$ 1.92万
依托单位：
Ishinomaki Senshu University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2002
资助国家：
日本
起止时间：
2002 至 2003
项目状态：
已结题

项目摘要

本研究者がこれまでに提案してきた位相限定相関関節に基づく高精度画像照合手法は,従来手法と比較して極めて高精度な画像照合が可能な手法である.また,信号処理に基づく手法であるため,対象物体に依存しない統一的かつシンプルなアルゴリズムで実現可能であり,ハードウェア化に適している.以上の観点から,本研究では位相限定相関法のハードウェア化によるリアルタイム処理を目指し,FPGAによるプロトタイプの開発を検討した.まず,位相限定相関法をハードウェア化が適切に行われるようにいくつかの機能ブロックに分割し,各機能ブロックについてハードウェア化の検討を行った.その結果,主な処理である2次元離散フーリエ変換,位相の抽出および相関演算については,既存のハードウェアマクロ等をベースに,比較的容易に高速な回路実現が可能であることが明らかとなった.しかしながら,得られた相関値に対して関数フィッティングを行うという精度向上のために必須な処理に関しては,回路規模の増大と制御回路が複雑化することによる速度低下が予測されたため,FPGAによる実現に適さないと判断し,代替アルゴリズムの開発を行った.新たに開発した高速型位相限定相関アルゴリズムは,比較的単純な漸化式および行列式を計算するだけで関数フィッティングを行った場合と同等の精度を実現可能である.コンピュータシミュレーション上の試算でも,数十倍の高速化が達成されており,また,処理の簡易さからハードウェア化に極めて有利である.現在,このアルゴリズムに基づき,ハードウェアアーキテクチャを設計し,Verilog-HDL言語にによるFPGAへの実装を推進中である.

This researcher proposed a new method of high precision image combination based on phase limited joint. In addition, signal processing is based on the principle that the image object is dependent on a uniform system. In this paper, we discuss the development of FPGA based on the phase limited correlation method. In addition, the phase limited correlation method is used to determine whether the function of each function can be separated from the corresponding function, and whether the function of each function can be separated from the corresponding function. As a result, the main processing is two-dimensional discrete transformation, phase extraction and correlation calculation, existing problems such as high-speed loop realization are easy to compare. For example, if the circuit size increases, the speed decreases, and if the circuit size decreases, and if the circuit size decreases, the circuit size decreases, and if the circuit size decreases, and if the circuit size decreases, and the circuit size decreases, the circuit size decreases, and the circuit size decreases. New high speed phase limited correlation is possible in comparison with pure evolution equation and determinant calculation. In the trial calculation of the system, dozens of times of speed can be achieved, and the processing is simple and convenient. Now, the FPGA implementation of Verilog-HDL language is in progress.