並列化コンパイラ協調型チップ・マルチプロセッサにおけるキャッシュメモリ最適化

点击翻译按钮获取中文摘要

従来より広く使われているスーパースカラ型プロセッサは命令レベル並列性を利用しているため,性能向上の限界が指摘されている.そのため近年複数のプロセッサエレメント(PE)を1チップ上に集積したチップマルチプロセッサ(CMP)に注目が集まり,実際に市場に投入されている.CMPは命令レベル並列性に加え,複数粒度の並列性を利用可能なアーキテクチャである.本研究室でもコンパイラと協調しプログラムのもつ並列性を最大限引き出すアーキテクチャとしてOSCAR CMPを提案している.OSCAR CMPの各PEはシンプルなプロセッサコア,プロセッサプライベートなデータを格納するローカルデータメモリ(LDM),ローカルプロセッサおよびリモートプロセッサからアクセス可能な2ポート構成の分散共有メモリ(DSM),そしてプロセッサと非同期にデータ転送が可能なデータ転送ユニット(DTU)を持つ.また,チップ外に共有データを格納する集中共有メモリ(CSM)を持つ.OSCAR CMPにおいて性能向上を図るにはCSMとローカルメモリ間のデータ転送を削減し,ローカルメモリを有効利用することが重要となる.前年度調査を行なったメディアアプリケーション,MPEG2エンコーダについてコンパイラによるデータローカライゼーション技術を適用し,OSCAR CMP上で性能評価を行なった.その結果,データローカライゼーション技術を適用しない逐次実行と比較し,8PE8.01倍,16PEで11.91倍と手動でデータローカイラゼーションを適用した場合と同等のスケーラブルな性能向上が得られ,本手法の有効性が示せた.