階層型多ポートメモリによる命令・データ統合型キャッシュの集積回路技術に関する研究

采用分层多端口存储器的指令/数据集成高速缓存集成电路技术研究

• 批准号: 04J05246
• 负责人: 上口 光
• 金额: $ 1.79万
• 依托单位: Hiroshima University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2004
• 资助国家: 日本
• 起止时间: 2004 至 2006
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-04J05246/
• 关键词: キャッシュメモリ; 多ポートメモリ; 統合キャッシュ; 多バンク; スーパスカラプロセッサ; マイクロプロセッサ

研究最終年度である本年度は,命令・データ統合型キャッシュに応用できる階層型多ポートメモリアーキテクチャ(HMA)の研究を更に進める目的で以下の通り実施した.(1)提案する命令/データ統合型キャッシュメモリを18nmCMOSで実現し,その成果を国際会議(APCCAS2006)にて発表した.バンク構造を用いた階層構造型多ポートメモリを用いることにより,多ポート化のための面積オーバヘッドを4ポートの場合で僅か25%に抑えられること,また,その際に速度性能が落ちないことなどを実際の設計事例にて示した.(2)提案する多ポートキヤッシュを実装するプロセッサとして,同じくHMAを用いた多バンク方式レジスタファイルを実装したスーパスカラプロセッサを開発した.提案する多バンク型レジスタファイルを用いることにより,従来型の16ポートレジスタファイルと比較して,面積と消費電力は約半分,動作周波数は2倍という性能を実現した.この成果は,国際会議(ESSCIRC2006,TENCON2006)にて発表し,雑誌論文に投稿した.(3)サブ100nmのテクノロジノードで問題となっているSRAMの動作安定性を考慮したHMAメモリ設計について検討した.レジスタファイル型R/W分離2ポートSRAMセルやパイプラインによるアクセス処理ステージの分割,読出しセンスアンプの階層化を採用することにより,高い動作安定性と高速性の両立を図った.90nm CMOSテクノロジにて6ポートSRAMを試作した結果,コア面積0.97mm^2,最大動作周波数1.16GHz,ランダムアクセスバンド幅590Gbpsと消費電力41mW@1GHzを達成し,従来方式の多ポートメモリと比較して,約16.5倍の面積効率を得られた.このことにより,多ポートSRAMにて初めて,1-Tbpsの壁を破ることができることを証明した.これらの成果は,雑誌論文(ELEX)にて発表した.

Research eventually で あ る は this year, command, デ ー タ integrate type キ ャ ッ シ ュ に 応 with で き る class type more ポ ー ト メ モ リ ア ー キ テ ク チ ャ (or HMA を more に の research into め る aims below で の り be applied し た. (1) proposal す る command / デ ー タ integrate type キ ャ ッ シ ュ メ モ リ を 18 nmcmos で be し, そ の results を international conference (APCCAS2006) に て 発 table し た. バ ン を ク structure with い た class stereotypes more ポ ー ト メ モ リ を with い る こ と に よ り, more ポ ー ト change の た め の area オ ー バ ヘ ッ ド を 4 ポ ー ト の occasions で か only 25% に え suppression ら れ る こ と, ま た, そ の interstate に speed performance が fall ち な い こ と な ど を be interstate の Meter case に て in し た. (2) proposal す る more ポ ー ト キ ヤ ッ シ ュ を be loaded す る プ ロ セ ッ サ と し て, with じ く HMA を with い た more バ ン ク way レ ジ ス タ フ ァ イ ル を be loaded し た ス ー パ ス カ ラ プ ロ セ ッ サ を open 発 し た. Type more proposals す る バ ン ク レ ジ ス タ フ ァ イ ル を with い る こ と に よ り, 従 type to の 16 ポ ー ト レ ジ ス タ フ ァ イ ル と compare し て, area of と consumption power は about half a minute, action cycle for twice は と い う を performance be presently し た. こ は の results, international conference (ESSCIRC2006 TENCON2006) に て し 発 table , 雑 volunteers contribute papers に し た. (3) サ ブ 100 nm の テ ク ノ ロ ジ ノ ー ド で problem と な っ て い る SRAM の movement stability を consider し た HMA メ モ リ design に つ い て beg し 検 た. レ ジ ス タ フ ァ イ ル type 2 separation of R/W ポ ー ト SRAM セ ル や パ イ プ ラ イ ン に よ る ア ク セ ス 処 Richard ス テ ー ジ の segmentation, 読 The し セ ン ス ア ン プ の stratification を using す る こ と に よ り, high い movement stability と recommend suite の struck made を 図 っ た. 90 nm CMOS テ ク ノ ロ ジ に て 6 ポ ー ト SRAM を attempt し た results, コ ア covers an area of 0.97 mm ^ 2, the biggest action frequency of 1.16 GHz, ラ ン ダ ム ア ク セ ス バ ン ド 590 GBPS と consumption power 41 mw @ 1 GHz を reach し, 従 way to more の ポ ー ト メ モ リ と compare し て, の area is about 16.5 times Working rate を must ら れ た. こ の こ と に よ り, more ポ ー ト SRAM に て early め て, 1 - -tbps の wall を る こ と が で き る こ と を prove し た. こ れ ら は の achievements, 雑 tzu paper (ELEX) に て 発 table し た.