情報電子システム製品化を加速する動的再構成可能なフレキシブルプロセッサの研究

动态可重构柔性处理器研究加速信息电子系统商业化

• 批准号: 15686015
• 负责人: 小谷 光司
• 金额: $ 15.97万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (A)
• 财政年份: 2003
• 资助国家: 日本
• 起止时间: 2003 至 2004
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-15686015/
• 关键词: 動的機能可変プロセッサ; プログラマブル論理回路; フレキシブルプロセッサ; 回路分割; エミュレータ; 配置配線ツール

本研究の目的は,独自に考案したプログラマブル要素回路構成と時間的回路分割実装機能により,実装回路規模に限界を持たないプログラマブル論理集積回路"フレキシブルプロセッサ"を実現し,顧客の要求する機能を瞬時にハードウェアに実装して製品化できる技術を開発することである。平成16年度は,以下の項目に関して研究を実施した。1.フレキシブルプロセッサによるソフト・ハード協調設計・検証環境の構築フレキシブルプロセッサの設計・検証分野への適用例として,集積回路設計者が個人的に利用可能なパーソナル集積回路ハードウェアエミュレータを開発した。昨年度開発したフレキシブルプロセッサを搭載し,マイコンボード(SH-4)のCPUバスに接続する形で制御する。インタフェースにはFPGA (Altera)を用いてプログラム可能とし,パーソナルエミュレータ動作方式の検討を行った。また,回路構成情報を格納するための専用メモリとしてSRAMをボード上に搭載する構成となっている。2.ハードウェア記述言語からフレキシブルプロセッサの回路構成情報への自動変換ツールの開発昨年度基本部分の開発を行った配置配線ツールPELOCを拡張し,無限大規模の時分割対応とするとともに,時間的通信に関する情報を生成するソフトウェアも開発した。3.フレキシブルプロセッサ制御機能の実現回路構成情報を管理し,処理の実行に合せて適宜必要な機能を呼び出してフレキシブルプロセッサを制御するソフトウェアを開発した。4.全体システムの動作検証開発したパーソナルエミュレータシステムおよび関連ソフトウェアを用い,複数コンテクストプレーンに分割された大規模回路の回路エミュレーションを実行・検証した。ソフトウェアシミュレーションに比べて圧倒的な高速動作を実証し,ほぼ期待通りの性能を実現した。

The purpose of this study is to independently examine the implementation of loop segmentation functions for loop components and time, and to develop technologies for implementing loop size limits and customer requirements for instantaneous implementation of loop segmentation functions. In 2016, the following research projects were carried out. 1. Integrated circuit designers can develop integrated circuit design solutions for their own personal use. Yesterday's launch of the new system was launched on the platform of the SH-4 CPU. The FPGA (Altera) can be used to modify the operation mode of the FPGA. The circuit configuration information is stored in the SRAM and the configuration information is stored in the SRAM. 2. Automatic conversion of loop configuration information of speech, distribution of PELOC, expansion of infinite scale time division, generation of information related to time communication. 3. Management of loop configuration information for control functions, implementation of process integration and necessary functions, and development of control functions. 4. The whole system of motion detection and development of the system of motion detection and development of the system of motion detection and development. It is expected that the high-speed operation of the system will be realized in the future.

项目成果

A Dynamically-Reconfigurable Image Recognition Processor

动态可重构图像识别处理器

• 发表时间: 2004
• 期刊: 2004 International Parallel and Distributed Processing Symposium (IPDPS 2004)
• 作者: K.Maruo;M.Ichikawa;N.Miyamoto;L.Karnan;T.Yamaguchi;K.Kotani;T.Ohmi
• 通讯作者: T.Ohmi

An Image Recognition Processor Using Dynamically Reconfigurable ALU

使用动态可重构ALU的图像识别处理器

• 发表时间: 2004
• 期刊: 2004 IEEE Custom Integrated Circuits Conference (CICC2004)
• 作者: Naoto Miyamoto;Koji Kotani;Kazuyuki Maruo;Tadahiro Ohmi
• 通讯作者: Tadahiro Ohmi

An Approach to Realize Time-Sharing of Flip-Flops in Time-Multiplexed FPGAs

时分复用FPGA中触发器分时的实现方法

• 发表时间: 2004
• 期刊: 2004 IEEE International Conference on Field-Programmable Technology (FPT 2004)
• 作者: Md.A.Khan;N.Miyamoto;T.Ohkawa;A.Jamak;S.Kita;K.Kotani;T.Ohmi
• 通讯作者: T.Ohmi