A Study on Low Energy and High Performance Processor using Variable Stages Pipeline Architecture

采用变级流水线架构的低能耗高性能处理器研究

• 批准号: 19700042
• 负责人: SASAKI Takahiro
• 金额: $ 1.42万
• 依托单位: Mie University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (B)
• 财政年份: 2007
• 资助国家: 日本
• 起止时间: 2007 至 2008
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-19700042/
• 关键词: 低消費電力; プロセッサ設計; システムオンチップ; 計算機システム; 低消費電力プロセッサ; LSI設計; グリッチ緩和; パイプラインレジスタ; ハードウェア設計

近年、ノート・パソコンや携帯電話等の携帯端末においても高性能プロセッサが搭載されつつある。例えば携帯電話の内蔵カメラで撮影した動画を送信するには複雑かつ膨大な処理が必要となる。一方でこれらの携帯端末はバッテリにより駆動することが多いため、高性能化に伴う消費電力の増大が問題となっている。そこで、本研究ではプロセッサ内部構成の動的な変更と無駄なスイッチングを削減することで、従来手法と比較してプロセッサの高性能化と低消費電力化の両立を達成した。

In recent years, mobile phones and other portable terminals have been equipped with high-performance equipment. For example, mobile phones are equipped with a built-in camera and an animation system. On the one hand, the end of the band is not easy to move, and the high performance is accompanied by the increase of power consumption. In this study, the internal structure of the server is changed, the power consumption is reduced, and the method is compared to achieve high performance and low power consumption.

项目成果

可変段数パイプラインアーキテクチャ(VSP)の更なる低消費電力化手法の提案とLSI設計

针对可变级流水线架构（VSP）和LSI设计的进一步功耗降低方法的建议

• 发表时间: 2008
• 作者: 中林智之;佐々木敬泰;大野和彦;近藤利夫
• 通讯作者: 近藤利夫

高性能と低消費電力を両立する可変パイプライン構造の再構成デバイスへの適用

可变流水线结构在可重构器件中的应用，实现高性能和低功耗

• 发表时间: 2008
• 作者: 秋田直己;佐々木敬泰;大野和彦;近藤利夫
• 通讯作者: 近藤利夫

VSP (Variable Stages Pipeline)の低消費電力、高性能化

VSP（可变级流水线）的功耗更低、性能更高

• 发表时间: 2007
• 作者: 秋田直己;佐々木敬泰;大野和彦;近藤利夫
• 通讯作者: 近藤利夫

可変レベルキャッシュの書き戻しペナルティ軽減手法の提案

变级缓存写回惩罚减少方法的提出

• 发表时间: 2007
• 作者: 恩賀琢也;佐々木敬泰;大野和彦;近藤利夫
• 通讯作者: 近藤利夫

キャッシュ階層動的切り替えによる低消費電力化

通过缓存层次结构的动态切换降低功耗

• 发表时间: 2007
• 作者: 恩賀琢也;佐々木敬泰;大野和彦;近藤利夫
• 通讯作者: 近藤利夫