Automatic False Path Identification and Test Synthesis System Development to Avoid Overtesting

自动错误路径识别和测试综合系统开发以避免过度测试

• 批准号: 19700045
• 负责人: SHI Youhua
• 金额: $ 2.41万
• 依托单位: Waseda University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (B)
• 财政年份: 2007
• 资助国家: 日本
• 起止时间: 2007 至 2009
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-19700045/
• 关键词: 設計自動化; 回路とシステム; VLSI設計技術; 回路設計・CAD; 設計自動化システム; フォールスパス解析; システムLSIテスト; テスト設計; テストアーキテクチャ; タイミング解析; 合成システム; 過剰テスト

The progress of design and manufacturing technology of LSIs makes it possible to realize more functional blocks into a chip with high speed and low power consumption. However it also leads to many new design challenges and one of them is the design and test technique due to the existence of false paths in the designs. Therefore in this research, a new analysis and test synthesis system was developed for the low cost design and test of next-generation LSIs, and with the use of this system novel test techniques, more specifically response compaction techniques and non-overtesting delay test methods, were developed.

大规模集成电路设计和制造技术的进步，使得在一块高速、低功耗的芯片上实现更多的功能模块成为可能。然而，这也带来了许多新的设计挑战，其中之一就是设计和测试技术，因为设计中存在虚假路径。因此，本研究为下一代LSI的低成本设计和测试开发了一种新的分析和测试综合系统，并利用该系统开发了新的测试技术，更具体地说，响应压缩技术和无过测试延迟测试方法。

项目成果

GECOM: Test Data Compression Combined with All Unknown Response Masking

GECOM：测试数据压缩与所有未知响应屏蔽相结合

• 发表时间: 2008
• 作者: Y. Shi;N. Togawa;M. Yanagisawa and T. Ohtsuki
• 通讯作者: M. Yanagisawa and T. Ohtsuki

X-Handling for Current X-Tolerant Compactors with More Unknowns and Maximal Compaction

当前 X 耐受压实机的 X 处理，具有更多未知数和最大压实度

• 发表时间: 2009
• 期刊: IEICE Trans. on Fundamentals of Electronics Communications and Computer Science Vol.E92-A, No.12
• 作者: Youhua Shi;Nozomu Togawa;Masao Yanagisawa;Tatsuo Ohtsuki
• 通讯作者: Tatsuo Ohtsuki