HDL Logic Circuit Design Laboratory in Tokyo National College of Technology
HDL Logic Circuit Design Laboratory in Tokyo National College of Technology
东京工业大学HDL逻辑电路设计实验室
批准号：
20500765
负责人：
KAGE Tetsuro
金额：
$2.66万
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2008
资助国家：
日本
项目状态：
已结题
起止时间：
2008 至 2010
中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
HDL (Hardware Description Language) is essential for developing industrial LSI's. We have included an HDL logic circuit design laboratory in our experimental program for electronic engineering course students. Designed logic circuits by the students in HDL are configured on an FPGA (Field Programmable Gate Array) on the spot. The students have filled out questionnaires on HDL design experience. The paper reports our HDL logic circuit design laboratory, and tallies up the questionnaires.
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
FPGAシステムを用いた論理回路設計教育の取り組み
使用 FPGA 系统的逻辑电路设计教育工作
使用 FPGA 系统的逻辑电路设计教育工作
DOI：
--
发表时间：
2010
期刊：
影响因子：
--
作者：
[三木功次郎, 舩曵歩, 鹿毛哲郎]
通讯作者：
鹿毛哲郎
ハードウェア設計記述言語による論理回路設計教育の取り組み
使用硬件设计描述语言的逻辑电路设计教育工作
使用硬件设计描述语言的逻辑电路设计教育工作
DOI：
--
发表时间：
2009
期刊：
影响因子：
--
作者：
[鹿毛哲郎, 大塚友彦]
通讯作者：
大塚友彦
東京高専におけるHDL論理回路設計教育の取り組み
东京国立工业大学的 HDL 逻辑电路设计教育计划
东京国立工业大学的 HDL 逻辑电路设计教育计划
DOI：
--
发表时间：
2009
期刊：
東京高専研究報告 第40号(2)号
影响因子：
--
作者：
[鹿毛哲郎, 大塚友彦]
通讯作者：
大塚友彦
FPGAを用いた論理回路設計教育の取り組み
使用 FPGA 进行逻辑电路设计教育的举措
使用 FPGA 进行逻辑电路设计教育的举措
DOI：
--
发表时间：
2010
期刊：
影响因子：
--
作者：
[三木功次郎, 舩曵歩, 鹿毛哲郎]
通讯作者：
鹿毛哲郎