Adaptives Laufzeitsystem mit intelligenter Allokation für dynamisch rekonfigurierbare Funktionsmuster und optimierte Interface-Topologien

点击翻译按钮获取中文摘要

Komplexe Systeme bestehen aus gemischten Hardware/Softwareteilen, die i.a. aus Performanzgründen nicht rein in Software implementiert werden. Oftmals ist es nicht notwendig alle in Hardware abgebildeten zeitkritischen und rechenintensiven Funktionsmuster gleichzeitig auszuführen. Zur Umsetzung ist ein adaptives Laufzeitsystem zur intelligenten Ablaufkontrolle der Hardware/Software Funktionsmuster sinnvoll. Es sollen nicht statisch alle denkbaren Funktionsmusterszenarien vorab generiert werden müssen, sondern es soll adaptiv zur Laufzeit auf QoS-Anforderungsalternativen reagiert werden, wobei die aktuell jeweils zur Verfügung stehenden Hardwareressourcen "intelligent" alloziert/dealloziert werden sollen. Dabei spielt nicht nur die Rekonfiguration dynamischer Funktionalitäten sondern auch deren Kommunikationsmuster eine wichtige Rolle, was optimierte Interface-Topologien (Network-on-Chip, NoC) zur dynamischen Rekonfiguration und Laufzeitkommunikation erfordert. Die Umsetzung in Hardware alloziert dynamisch zur Laufzeit rekonfigurierbare Schaltungsmodule, wie z.B. feingranulare FPGAs oder neuere grob- bzw. multigranulare Ansätze. Die derzeit vorhandenen Synthesetools bieten jedoch hierfür keine Konzepte und Möglichkeiten an, das o.a. Anforderungen genügt. Daher soll innerhalb dieses Forschungsvorhabens ein Synthesemodell und ein echtzeitfähiges Laufzeitsystem entwickelt werden, das eine dynamische partielle und zugleich adaptive Rekonfiguration von wechselweise in Hardware bzw. Software abbildbaren Funktionsmustern mit geeignet optimierten Interface-Topologien ermöglicht.