Design method of optimized asynchronous pipelines using control-flow graphs
Design method of optimized asynchronous pipelines using control-flow graphs
基于控制流图的优化异步管道设计方法
批准号：
24500065
负责人：
KAGOTANI Hiroto
金额：
$3.16万
依托单位：
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2012
资助国家：
日本
项目状态：
已结题
起止时间：
2012-04-01 至 2016-03-31
中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
複数の最大遅延ループを持つ非同期式回路のSDI遅延仮定を用いた縮小法
针对具有多个最大延迟环路的异步电路，使用 SDI 延迟假设的约简方法
针对具有多个最大延迟环路的异步电路，使用 SDI 延迟假设的约简方法
DOI：
--
发表时间：
2014
期刊：
影响因子：
--
作者：
[田崎 智也, 籠谷 裕人, 杉山 裕二]
通讯作者：
杉山 裕二
セレクト及びマージ頂点数の最小化によるパイプライン化依存性グラフの簡単化
通过最小化选择和合并顶点的数量来简化管道依赖图
通过最小化选择和合并顶点的数量来简化管道依赖图
DOI：
--
发表时间：
2012
期刊：
電子情報通信学会論文誌 D
影响因子：
--
作者：
[籠谷裕人, 杉山裕二, 岡本卓爾]
通讯作者：
岡本卓爾
パイプライン化依存性グラフの強等価性判定アルゴリズムの性能評価
流水线依赖图强等价判定算法的性能评估
流水线依赖图强等价判定算法的性能评估
DOI：
--
发表时间：
2015
期刊：
影响因子：
--
作者：
[嶋田 勇希, 籠谷 裕人, 杉山 裕二]
通讯作者：
杉山 裕二
WDDL方式AES暗号処理回路のFPGA実装とCPA耐性の評価
WDDL法AES加密处理电路的FPGA实现及CPA抗性评估
WDDL法AES加密处理电路的FPGA实现及CPA抗性评估
DOI：
--
发表时间：
2014
期刊：
影响因子：
--
作者：
[大西 紘之, 籠谷 裕人, 田井 伸拓, 五百旗頭 健吾, 杉山 裕二]
通讯作者：
杉山 裕二
GPGPUを用いた最長経路探索問題の高速化手法の実装と評価
使用 GPGPU 加速最长路径搜索问题的方法的实现和评估
使用 GPGPU 加速最长路径搜索问题的方法的实现和评估
DOI：
--
发表时间：
2014
期刊：
影响因子：
--
作者：
[延末祥, 籠谷裕人, 杉山裕二]
通讯作者：
杉山裕二