Compositional Approaches to System Verification (S01)

点击翻译按钮获取中文摘要

Ziel dieses Teilprojekts ist die Entwicklung von automatischen Verifikationsmethoden für verteilteSysteme, die aus mehrere statisch miteinander verbundenen Komponenten aufgebaut sind. Ein typischesBeispiel ist die Steuerelektronik in Zügen. Die Verifikation komplexer verteilter Systeme ist inder Regel nur mit kompositionalen Methoden möglich, weil es zu aufwändig ist, die Implementierungsdetailsaller Komponenten gleichzeitig zu betrachten. Auf Grundlage der Verifikationstechnikensoll schließlich ein automatisches Syntheseverfahren für Annahmen über Komponenten entwickeltwerden.