学習型スマート情報処理を実現する集積回路アーキテクチャの開拓

点击翻译按钮获取中文摘要

メモリスタを用いた脳型情報処理回路の学習方法の開拓を試みた。メモリスタによるアナログ・ニューラルネットワーク演算回路の低電力深層学習回路への拡張を目指し、配線上の困難の克服や回路面積を従来の1/4に縮小するような、デバイス・アウェアな学習則を開発した。(1)Locally-connected Convolutional Deep Belief Network (LCCDBN)3次元積層されたメモリスタの層間配線トポロジを活用し、畳込みDeep Belief Network(CDBN)として利用するために、配線の複雑化を緩和する階層別教師なし事前学習法および局所的な結合による畳込みをCDBNに適用した。得られたLCCDBNは、画像に対する特徴抽出器として、従来のCDBNと同等の性能を獲得し、さらに未学習の画像データセットに対する転移学習も可能であることを示した。一連の結果をまとめた論文は、Nonlinear Theory and Its Applications (2018)に掲載された。(2)重み符号固定学習法深層ニューラルネットワークの各シナプス結合重みに対し、正負符号の反転が伴う学習を禁止する制約を課しても、符号非制約下の場合と同等の汎化能力を学習し得ることを明らかにした。従来は1個の重みに対し2個のメモリスタ素子を用いて、作動的に正負両方の符号に対応していた。本手法を適用した場合、各重みの学習中・学習後の符号は学習前の符号と常に同一であるため、1個の素子で1個の重みを表現することができ、必要素子数が半減される。クロスバー構造を利用した全結合型アナログ・ニューラルネットワークの場合では、メモリセルおよび配線の圧縮により回路面積が1/4に縮小され、さらなる低電力化が見込まれる。