Generation and extraction of device fingerprints (quantum fingerprints) based on physics of spin qubits

点击翻译按钮获取中文摘要

(1)研究分担者のグループで統計を取る素子の測定を行った。まず通常の平面型トランジスタを300個以上測定した。I-Vのチップ内分布を解析してみたところ、I-VにPUF的要素が少ないことが分かった。これは元々性能が高いトランジスタを選んでしまったため、トラップなどに起因した、I-Vのばらつきが少ないこと、そして初回ということで室温で調べたことが原因であった。次に、よりばらつきが大きいと考えられる、幅３nmオーダーのシリコンナノワイヤー素子を多数（３００個程度）測定を繰り返した。結果を現在、OpenCVにより解析している。OpenCVはI-Vデータを画像として、類似度を見るために使われる。単純なI-V比較では、違いを区別しにくいため、I-V自体をデータ加工して、特徴の抽出に取り組んでいる。(2)研究協力者よりトンネルFETのチップばらつきのデータの解析を開始している。トンネルFETはシリコンナノワイヤーよりもシンプルなI-V特性を示しているため、まずは機械学習を取り入れて、サンプル間の違いを系統的に理解できるかを検討している。(3)PUFの原因として、シリコンデバイス中のトラップ分布がある。理論的にはトラップを介した電気伝導の簡単なモデルを立てた。そしてさらに進めて、トラップそのもののコンピューティングができないかにも取り組んでいる。この一つとして、リザバーコンピューティングへの応用を考察してる。これまでに、数々のリザバーコンピューティングの性能指標を計算できるプログラムを作成した。例えば、Parity Check タスク, Short time memory タスク, timer タスクなどを計算できるようになった。そして、エコステートネットワークモデルでプログラムの計算精度を確認中である。