本课题的目标是研究能够同时开发指令级并行性ILP和线程级并行性TLP的高性能微处理器芯片微体系结构。一方面，动态同时多线程DSMT技术能够通过硬件有效支持TLP和ILP，并能够通过微处理器硬件进一步动态开发TLP；另一方面，显式并行指令计算EPIC技术能够充分发掘程序中的ILP，提供软、硬件协同开发并行性的有效机制，并能够简化硬件设计，提高芯片频率。因此，结合EPIC和DSMT技术，能够通过软、硬件协同的方式充分开发和有效支持多个层次的并行性，同时能够降低硬件设计的复杂性，提高微处理器性能。本课题主要研究基于EPIC的动态同时多线程EDSMT微体系结构。本课题的研究具有非常重要的理论价值和市场前景，能够为我国研制具有完全自主知识产权的通用64位高性能微处理器做出贡献。