基于压缩采样的单路模拟信号的随机采样集成电路实现方法研究

随着现代微电子技术以及通信领域的发展，信息的获取、处理、传输以及存储的数据量都在不断增长。信息从原始的模拟量转换到数字量的过程中，Nyquist采样对数据量及传输速度的约束也越来越明显。过高的采样率会增加电路实现的难度，从而导致量化精度的下降；海量数据的采集也会导致计算量的过分增大以及资源的浪费。压缩采样理论是针对符合稀疏条件的信号提出的一种方法，通过降低采样率，达到提高数据存储及传输速度的目的。.本项目研究一维时变信号的压缩采样技术，并探索硬件实现方法，即压缩采样模数转换器的设计实现。压缩采样模数转换器采用了压缩采样理论和技术，与传统的模数转换器结构相比，在处理具有稀疏特性和可压缩信号时，其中量化器的工作频率可以低于奈奎斯特频率，从而降低了信息的冗余度，也降低了系统关键电路的工作频率，有利于克服高性能模数转换器在高速应用中的技术瓶颈。.本项目的主要研究内容及成果包括：.1..完成了基于多路并行delta-sigma调制器的系统结构及电路设计，包括时钟产生、积分器、量化器和线性反馈移位寄存器等核心电路模块，采用了动态元件匹配等技术；.2..完成了基于逐次逼近模数转换结构（SAR ADC）的并行采样单一量化器的系统结构及电路设计，包括随机控制模块、受控积分模块、乒乓式模拟电压缓存模块、模拟电压缓冲模块和SAR ADC等核心电路模块，该结构使得所有模拟积分的结果依次输入到同一个量化器中，有效减少了量化器间的失配；.3..进行了相关算法的研究，包括对于信号恢复算法的选取、推导、实现及性能评估，提出了适合模数转换器系统的信号恢复算法形式，确定了观测矩阵规模与恢复算法性能之间的关系，针对硬件误差提出了针对采样信号的误差校准方法；.4..在UMC 180nm CMOS工艺下完成了以上两种结构的电路设计、版图设计及后仿真，完成了测试方案的设计、测试PCB电路设计和测试环境的搭建，完成了对芯片及系统的测试，测试结果验证了系统设计及功能的正确性，并依据测试结果对未来工作提出展望。