Design of partially parallel scan chain
Design of partially parallel scan chain
复制标题
部分并行扫描链的设计
DOI：
10.1109/edtc.1997.582439
复制
发表时间：
1997
期刊：
影响因子：
--
通讯作者：
K. Kinoshita
中科院分区：
文献类型：
--
作者：
Y. Higami;K. Kinoshita
本文提出了一种用于设计的技术，称为部分并行扫描链（PPSC），旨在减少顺序电路的测试长度。由于部分平行的扫描链允许在扫描移位操作过程中同时控制和观察触发器的子集（FFS），因此扫描移位时钟的数量减少。
This paper presents a design-for-testability technique, called partially parallel scan chain (PPSC), which aims at reduction of test length for sequential circuits. Since the partially parallel scan chain allows to control and observe subset of flip-flops (FFs) concurrently during scan shift operations, the number of scan shift clocks is reduced.