A 33.6-to-33.8Gb/s Burst-Mode CDR in 90nm CMOS
A 33.6-to-33.8Gb/s Burst-Mode CDR in 90nm CMOS
复制标题
采用 90nm CMOS 的 33.6 至 33.8Gb/s 突发模式 CDR
DOI：
10.1109/isscc.2007.373581
复制
发表时间：
2007
期刊：
影响因子：
--
通讯作者：
Shen
中科院分区：
文献类型：
--
作者：
Lan;Chihun Lee;Shen
采用90 nmCMOS工艺实现了33.6 ~ 33.8Gb/s的突发式时钟恢复电路。讨论了LC门控压控振荡器、相位选择器、输入匹配电路和宽带数据缓冲器。在2n-1 PRBS输入下，在33.72Gb/s时，恢复数据的均方根抖动为1.15ps。该时钟恢复器可以容忍31个连续相同的比特，锁定时间为0.2ns（<7 b间隔）。它消耗73 mW从1.2V电源不包括缓冲器。
A 33.6-to-33.8 Gb/s burst-mode CDR circuit is realized in 90nm CMOS technology. The LC gated VCO, the phase selector the input matching circuit, and the wideband data buffer are discussed. With 2n-1 PRBS input, the measured rms jitter for the recovered data is 1.15ps at 33.72Gb/s. This CDR can tolerate 31 consecutive identical bits with a locking time of 0.2ns (<7b interval). It consumes 73mW from a 1.2V supply excluding the buffers.