Compositional Approaches to System Verification (S01)

Ziel dieses teilprojectsist die Entwicklung von automatischen Verifikationsmethoden f<s:1> verililtesystem, die aus mehrere statisch miteander verbundenen Komponenten augebaut sind。Ein typischesBeispiel ist die Steuerelektronik in z<s:1>根。模具验证复核器编译器系统列表参见Regel编译器编译方法möglich， weil编译器编译器aufwändig列表，模具实现细节较小的编译器编译器编译器列表。验证技术在自动合成技术中的应用与发展：<s:1>合成技术与自动化技术<s:1>合成技术与自动化技术<s:1>合成技术与自动化技术<e:1>。

Ziel dieses Teilprojekts ist die Entwicklung von automatischen Verifikationsmethoden für verteilteSysteme, die aus mehrere statisch miteinander verbundenen Komponenten aufgebaut sind. Ein typischesBeispiel ist die Steuerelektronik in Zügen. Die Verifikation komplexer verteilter Systeme ist inder Regel nur mit kompositionalen Methoden möglich, weil es zu aufwändig ist, die Implementierungsdetailsaller Komponenten gleichzeitig zu betrachten. Auf Grundlage der Verifikationstechnikensoll schließlich ein automatisches Syntheseverfahren für Annahmen über Komponenten entwickeltwerden.