A Spatial Multi-Bit Sub-1-V Time-Domain Matrix Multiplier Interface for Approximate Computing in 65-nm CMOS
A Spatial Multi-Bit Sub-1-V Time-Domain Matrix Multiplier Interface for Approximate Computing in 65-nm CMOS
复制标题
用于 65 nm CMOS 近似计算的空间多位低于 1V 时域矩阵乘法器接口
DOI:
10.1109/jetcas.2018.2852624
复制
发表时间:
2018
影响因子:
4.6
通讯作者:
Heo, Deukhyoun
中科院分区:
文献类型:
--
作者:
Gopal, Srinivasan;Agarwal, Pawan;Baylon, Joe;Renaud, Luke;Ali, Sheikh Nijam;Pande, Partha Pratim;Heo, Deukhyoun
登录
查看更多内容
影响因子:
5.4
作者:
Edward A. Lee;S. Wong
通讯作者:
S. Wong
影响因子:
5.1
作者:
Zhuo Wang;Jintao Zhang;N. Verma
通讯作者:
N. Verma
DOI:
--
发表时间:
2015
期刊:
影响因子:
--
作者:
Daniel Bankman;B. Murmann
通讯作者:
B. Murmann
DOI:
10.1109/cicc.2017.7993627
发表时间:
2017
期刊:
2017 IEEE Custom Integrated Circuits Conference (CICC)
影响因子:
--
作者:
Muqing Liu;L. Everson;C. Kim
通讯作者:
C. Kim
DOI:
--
发表时间:
2017
期刊:
IEEE Transactions on Circuits and Systems Part 1: Regular Papers
影响因子:
--
作者:
Zhuo Wang;N. Verma
通讯作者:
N. Verma