Design and Verification of Parallel Multipliers Using Arithmetic Description Language : ARITH

Design and Verification of Parallel Multipliers Using Arithmetic Description Language : ARITH
复制标题

使用算术描述语言:ARITH 设计和验证并行乘法器

DOI:
--
复制
发表时间:
2004
期刊:
Proceedings of the 34th IEEE International Symposium on Multiple-Valued Logic
影响因子:
--
通讯作者:
Kazuya Ishida
Kazuya Ishida
中科院分区:
--
文献类型:
--
作者:
Zhuang;J.;竹内 啓;Kazuya Ishida

文献摘要

参考文献

被引文献

相似文献

用于高性能 VLSI 系统的多值基 2 有符号数运算电路
DOI: 10.1109/4.50294
发表时间: 1990
影响因子: 5.4
作者:
S. Kawahito;M. Kameyama;T. Higuchi
通讯作者: T. Higuchi