Design of a fault-tolerant coarse-grained
Design of a fault-tolerant coarse-grained
复制标题
容错粗粒度的设计
DOI：
10.1109/isqed.2010.5450481
复制
发表时间：
2010
期刊：
影响因子：
--
通讯作者：
S. Pillement
中科院分区：
文献类型：
--
作者：
Syed M. A. H. Jafri;S. Piestrak;O. Sentieys;S. Pillement
本文认为，实现低成本的硬件技术，这将允许容忍临时故障的粗粒度可重构架构（CGRAs）的数据路径的可能性。我们的目标是使用比常用的重复或三重方法更少的硬件开销。所提出的技术依赖于并发错误检测，通过使用剩余代码模3和重新执行的最后一个操作，一旦检测到错误。我们选择DART架构作为研究这种方法保护其数据路径的效率的工具。仿真结果证实了所提出的方法相对于重复的硬件节省。
This paper considers the possibility of implementing low-cost hardware techniques which would allow to tolerate temporary faults in the datapaths of coarse-grained reconfigurable architectures (CGRAs). Our goal was to use less hardware overhead than commonly used duplication or triplication methods. The proposed technique relies on concurrent error detection by using residue code modulo 3 and re-execution of the last operation, once an error is detected. We have chosen the DART architecture as a vehicle to study the efficiency of this approach to protect its datapaths. Simulation results have confirmed hardware savings of the proposed approach over duplication.
基于具有回滚功能的EDAC的容错动态可重构器件
DOI：
--
发表时间：
2006
期刊：
IEICE Trans.on Fundamentals of Electronics, Communications and Computer Sciences Vol.E89-A
影响因子：
--
作者：
Noriko Matsumoto;et. al.;Kentaro Nakahara
通讯作者：
Kentaro Nakahara
粗粒度动态可重构架构实现灵活的可靠性
DOI：
--
发表时间：
2009
期刊：
Proceedings of Workshop on System Effects of Logic Soft Errors (SELSE) (発表予定)
影响因子：
--
作者：
D. Alnajjar;Y. Ko;T. Imagawa;M. Hiroraoto;Y. Mitsuyama;M. Hashimoto;H. Ochi;T. Onoye
通讯作者：
T. Onoye
错误率不断增加的多个模块化系统的随机检查点模型
DOI：
--
发表时间：
2008
期刊：
影响因子：
--
作者：
Toshio Nakagawa;Kodo Ito;中村正治;菊池孝美;菊池孝美;中村正治;Syouji Nakamura;Syouji Nakamura;Ding-Zhou;Won Young;Kodo Ito;Syouji Nakamura;Xu-Feng;Cun-Hua Qian;Kenichiro Naruse
通讯作者：
Kenichiro Naruse