Variation-tolerant design of D-flipflops
Variation-tolerant design of D-flipflops
复制标题
D 触发器的容变设计
DOI：
10.1109/socc.2010.5784732
复制
发表时间：
2010
期刊：
影响因子：
--
通讯作者：
H. Onodera
中科院分区：
文献类型：
--
作者：
Hiroki Sunagawa;H. Onodera
本文讨论了d触发器（D-FF）在模内（WID）变化下的脆弱性。研究了WID变异性对D-FF时序特性的影响，发现D-FF的设置时间大于最坏拐角条件下的设置时间。为了抑制这种“比最坏的情况更糟糕”的行为，在65nm工艺中提出并验证了可变容差D-FF，包括具有超大时钟驱动器的D-FF，在1.2V时可将性能变化率降低29%，在0.7V时可降低55%，功耗开销为14%。
This paper discusses vulnerability of a D-flipflop (D-FF) under within-die (WID) variation. The effect of WID variability on D-FF timing characteristics is examined and it is revealed that the setup time of a D-FF becomes larger than that of the worst corner condition. In order to suppress this “worse-than-the-worst-corner” behavior, variation-tolerant D-FFs are proposed and verified in a 65nm process, including a D-FF with over-sized clock drivers which reduces performance variability by 29% at 1.2V and 55% at 0.7V with power overhead of 14%.
变异建模及其对设计的影响
DOI：
--
发表时间：
2008
期刊：
影响因子：
--
作者：
W. Matsubara;S. Inenaga;A. Ishino;A. Shinohara;T. Nakamura;K. Hashimoto;Hidetoshi Onodera
通讯作者：
Hidetoshi Onodera