Hardening Circuit-Design IP Against Reverse-Engineering Attacks
Hardening Circuit-Design IP Against Reverse-Engineering Attacks
复制标题
强化电路设计 IP 以抵御逆向工程攻击
DOI：
10.1109/sp46214.2022.9833634
复制
发表时间：
2022
期刊：
影响因子：
--
通讯作者：
Shrimpton, Thomas
中科院分区：
文献类型：
--
作者：
Chhotaray, Animesh;Shrimpton, Thomas
登录
查看更多内容
Full-Lock：使用完全可配置逻辑和路由块进行混淆电路的 SAT 实例的硬分配
DOI：
--
发表时间：
2019
期刊：
DAC 2019
影响因子：
--
作者：
Kamali, Hadi Mardani;Zamiri Azar, Kimia;Homayoun, Houman;Sasan, Avesta
通讯作者：
Sasan, Avesta
DOI：
10.1109/iccad.2017.8203759
发表时间：
2017-11
期刊：
2017 IEEE/ACM International Conference on Computer-Aided Design (ICCAD)
影响因子：
--
作者：
H. Zhou;Ruifeng Jiang;Shuyu Kong
通讯作者：
H. Zhou;Ruifeng Jiang;Shuyu Kong
DOI：
--
发表时间：
2017-03
期刊：
ArXiv
影响因子：
--
作者：
Mohamed El Massad;Jun Zhang;S. Garg;Mahesh V. Tripunitara
通讯作者：
Mohamed El Massad;Jun Zhang;S. Garg;Mahesh V. Tripunitara
使用基于密钥的设计混淆来防御硬件木马攻击
DOI：
--
发表时间：
2011
期刊：
Journal of electronic testing
影响因子：
--
作者：
R. Chakraborty;S. Bhunia
通讯作者：
S. Bhunia
论基于FSM的硬件混淆的难度
DOI：
10.13154/tches.v2018.i3.293-330
发表时间：
2018
期刊：
IACR Cryptol. ePrint Arch.
影响因子：
--
作者：
Marc Fyrbiak;Sebastian Wallat;Jonathan Déchelotte;Nils Albartus;Sinan Böcker;R. Tessier;C. Paar
通讯作者：
C. Paar