Full-Lock: Hard Distributions of SAT instances for Obfuscating Circuits using Fully Configurable Logic and Routing Blocks
Full-Lock: Hard Distributions of SAT instances for Obfuscating Circuits using Fully Configurable Logic and Routing Blocks
复制标题
Full-Lock：使用完全可配置逻辑和路由块进行混淆电路的 SAT 实例的硬分配
DOI：
--
复制
发表时间：
2019
期刊：
影响因子：
--
通讯作者：
Sasan, Avesta
中科院分区：
文献类型：
--
作者：
Kamali, Hadi Mardani;Zamiri Azar, Kimia;Homayoun, Houman;Sasan, Avesta
登录
查看更多内容
对 SAT 求解器在击败混淆方案方面的能力和局限性进行基准测试
DOI：
10.1109/iolts.2018.8474189
发表时间：
2018
期刊：
2018 IEEE 24th International Symposium on On-Line Testing And Robust System Design (IOLTS
影响因子：
--
作者：
Roshanisefat, Shervin;Thirumala, Harshith K.;Gaj, Kris;Homayoun, Houman;Sasan, Avesta
通讯作者：
Sasan, Avesta
交叉锁：使用交叉架构的密集布局级互连锁定
DOI：
--
发表时间：
2018
期刊：
ACM Great Lakes Symposium on VLSI
影响因子：
--
作者：
Kaveh Shamsi;Meng Li;D. Pan;Yier Jin
通讯作者：
Yier Jin
DOI：
10.1109/iccad.2017.8203759
发表时间：
2017-11
期刊：
2017 IEEE/ACM International Conference on Computer-Aided Design (ICCAD)
影响因子：
--
作者：
H. Zhou;Ruifeng Jiang;Shuyu Kong
通讯作者：
H. Zhou;Ruifeng Jiang;Shuyu Kong
DOI：
10.1145/3060403.3060469
发表时间：
2017-05
期刊：
Proceedings of the Great Lakes Symposium on VLSI 2017
影响因子：
--
作者：
Yuanqi Shen;H. Zhou
通讯作者：
Yuanqi Shen;H. Zhou
DOI：
10.1109/aspdac.2017.7858346
发表时间：
2017
期刊：
2017 22nd Asia and South Pacific Design Automation Conference (ASP-DAC)
影响因子：
--
作者：
Muhammad Yasin;Bodhisatwa Mazumdar;O. Sinanoglu;Jeyavijayan Rajendran
通讯作者：
Muhammad Yasin;Bodhisatwa Mazumdar;O. Sinanoglu;Jeyavijayan Rajendran