A Millimeter-Wave Concurrent LNA in 22-nm CMOS FDSOI for 5G Applications
A Millimeter-Wave Concurrent LNA in 22-nm CMOS FDSOI for 5G Applications
复制标题
适用于 5G 应用的 22 nm CMOS FDSOI 毫米波并发 LNA
DOI：
--
复制
发表时间：
2023
影响因子：
4.3
通讯作者：
K. Entesari
中科院分区：
文献类型：
--
作者：
Jierui Fu;Mohammad Ghaedi Bardeh;J. Paramesh;K. Entesari
本文介绍了采用 22 nm 全耗尽绝缘体上硅 (FDSOI) CMOS 工艺的并发双频段低噪声放大器 (LNA)。该三级共源共栅 LNA 设计用于在 23.3 和 30.3 GHz 以及 38 和 44.7 GHz 之间同时运行（<inline-formula> <tex-math notation="LaTeX">$K$ </tex-math></inline-formula>-/<inline-formula> <tex-math notation="LaTeX">$Ka$ </tex-math></inline-formula>-band）适用于 5G 毫米波段。为了在两个通带之间的阻带中实现高抑制，使用交叉耦合对 (XCP) 设计了陷波电路，以减轻有限的电感器/电容器品质因数，从而增强第二级的陷波深度。 LNA 的增益可以在第三级以超过 8 个 1 dB 的步长进行数字控制。输入匹配网络还起到高通滤波器的作用，可以对低于 13 GHz 的频率产生足够的抑制。测得的增益在 24 GHz 时为 22 dB，在 40.5 GHz 时为 16 dB，低通带的 3dB 带宽为 23.3–30.3 GHz，高通带的 38–44.7 GHz。该 LNA 在 28/40 GHz 时的噪声系数 (NF) 为 2.55/4.75 dB，在 34.1 GHz 时的抑制率为 19.2 dB，功耗为 18 mW，第一级电源电压为 0.8 V，其余级电源电压为 1.0 V。该芯片的长度为 <inline-formula> <tex-math notation="LaTeX">$1035 ~mu ext{m}$ </tex-math></inline-formula>，宽度为 <inline-formula> <tex-math notation="LaTeX">$885 ~mu ext{m}$ </tex-math></inline-formula>，面积为 <inline-formula> <tex-math notation="LaTeX">$0.916 mm^{2}$ </tex-math></inline-formula> 包括所有焊盘和去耦电容器。
This article presents a concurrent dual-band low-noise amplifier (LNA) in a 22-nm fully-depleted silicon-on-insulator (FDSOI) CMOS process. This three-stage cascode LNA is designed to operate concurrently between 23.3 and 30.3 GHz and 38 and 44.7 GHz (<inline-formula> <tex-math notation="LaTeX">$K$ </tex-math></inline-formula>-/<inline-formula> <tex-math notation="LaTeX">$Ka$ </tex-math></inline-formula>-band) for 5G mm-wave bands. To achieve a high rejection in the stopband between the two passbands, a notch circuit is designed using a cross-coupled pair (XCP) to mitigate the limited inductor/capacitor quality factors, thus enhancing notch depth in the second stage. The gain of the LNA can be digitally controlled in the third stage by over eight steps of 1 dB. The input matching network also acts like a high-pass filter to generate a sufficient rejection for frequencies below 13 GHz. The measured gain is 22 dB at 24 GHz and 16 dB at 40.5 GHz, with a 3-dB bandwidth of 23.3–30.3 GHz for low passband and 38–44.7 GHz for high passband. The LNA achieves a noise figure (NF) of 2.55/4.75 dB at 28/40 GHz, a rejection of 19.2 dB at 34.1 GHz, and a power consumption of 18 mW with supply voltages of 0.8 V for the first stage, and 1.0 V for the rest. The chip has a length of <inline-formula> <tex-math notation="LaTeX">$1035 ~mu ext{m}$ </tex-math></inline-formula>, a width of <inline-formula> <tex-math notation="LaTeX">$885 ~mu ext{m}$ </tex-math></inline-formula>, and an area of <inline-formula> <tex-math notation="LaTeX">$0.916 mm^{2}$ </tex-math></inline-formula> including all pads and decoupling capacitors.
DOI：
10.1109/tmtt.2020.2985676
发表时间：
2020-04
影响因子：
4.3
作者：
Rahul Singh;Susnata Mondal;J. Paramesh
通讯作者：
Rahul Singh;Susnata Mondal;J. Paramesh