Inference and Learning Hardware Architecture for Neuro- Inspired Sparse Coding Algoerithm
Inference and Learning Hardware Architecture for Neuro- Inspired Sparse Coding Algoerithm
复制标题
适用于神经启发稀疏编码算法的推理和学习硬件架构
DOI：
10.1109/biocas.2018.8584704
复制
发表时间：
2018
期刊：
影响因子：
--
通讯作者：
Zhang, Zhengya
中科院分区：
文献类型：
--
作者：
Liu, Chester;Zhang, Zhengya
登录
查看更多内容
采用 40nm CMOS 的 2.56mm2 718GOPS 可配置尖峰卷积稀疏编码处理器
DOI：
--
发表时间：
2017
期刊：
International Symposium on Security in Computing and Communications
影响因子：
--
作者：
Chester Liu;Sung;Zhengya Zhang
通讯作者：
Zhengya Zhang
采用 40nm CMOS 的 1.40mm2 141mW 898GOPS 稀疏神经拟态处理器
DOI：
--
发表时间：
2016
期刊：
2016 IEEE Symposium on VLSI Circuits (VLSI-Circuits)
影响因子：
--
作者：
Phil C. Knag;Chester Liu;Zhengya Zhang
通讯作者：
Zhengya Zhang
用于稀疏编码的高效硬件架构
影响因子：
5.4
作者：
J. K. Kim;Phil C. Knag;Thomas Chen;Zhengya Zhang
通讯作者：
Zhengya Zhang
127mW 1.63TOPS 稀疏时空认知 SoC，用于视频中的动作分类和运动跟踪
DOI：
--
发表时间：
2017
期刊：
Symposium on VLSI Circuits
影响因子：
--
作者：
Ching;Thomas Chen;Zhengya Zhang
通讯作者：
Zhengya Zhang