Cacheline Utilization-Aware Link Traffic Compression for Modular GPUs
Cacheline Utilization-Aware Link Traffic Compression for Modular GPUs
复制标题
模块化 GPU 的缓存线利用率感知链路流量压缩
DOI:
10.1109/vlsid49098.2020.00041
复制
发表时间:
2020
期刊:
影响因子:
--
通讯作者:
Gerstlauer, Andreas
中科院分区:
文献类型:
--
作者:
Punniyamurthy, Kishore;Das, Shomit;Gerstlauer, Andreas
登录
查看更多内容
DOI:
10.1109/iccd.2014.6974671
发表时间:
2014
期刊:
2014 IEEE 32nd International Conference on Computer Design (ICCD)
影响因子:
--
作者:
Cheng;V. Nagarajan
通讯作者:
V. Nagarajan
DOI:
10.1109/micro.2016.7783704
发表时间:
2016
期刊:
2016 49th Annual IEEE/ACM International Symposium on Microarchitecture (MICRO)
影响因子:
--
作者:
Biswabandan Panda;André Seznec
通讯作者:
André Seznec
DOI:
10.7873/date.2013.061
发表时间:
2013
期刊:
2013 Design, Automation & Test in Europe Conference & Exhibition (DATE)
影响因子:
--
作者:
K. Chandrasekar;C. Weis;B. Akesson;N. Wehn;K. Goossens
通讯作者:
K. Goossens
DOI:
10.1109/hpca.2018.00028
发表时间:
2018
期刊:
2018 IEEE International Symposium on High Performance Computer Architecture (HPCA)
影响因子:
--
作者:
A. Arunkumar;Shin;Vignesh Soundararajan;Carole
通讯作者:
Carole
DOI:
--
发表时间:
2017
期刊:
International Symposium on Computer Architecture
影响因子:
--
作者:
Matthew Poremba;Itir Akgun;Jieming Yin;Onur Kayiran;Yuan Xie;G. Loh
通讯作者:
G. Loh