Pipelined design of the high-speed RSA encryption Processor with built-in table for residue calculation of redundant Binary numbers.
Pipelined design of the high-speed RSA encryption Processor with built-in table for residue calculation of redundant Binary numbers.
复制标题
高速RSA加密处理器的流水线设计，内置表格，用于冗余二进制数的余数计算。
DOI：
--
复制
发表时间：
2002
期刊：
影响因子：
--
通讯作者：
T.Ito
中科院分区：
文献类型：
--
作者：
N.Tomabechi;T.Ito
登录
查看更多内容
DOI：
10.1109/cicc.1992.591336
发表时间：
1992
期刊：
1992 Proceedings of the IEEE Custom Integrated Circuits Conference
影响因子：
--
作者：
P. Ivey;S. Walker;J. Stern;S. Davidson
通讯作者：
S. Davidson
RSA 硬件实现综述（摘要）
DOI：
10.1007/0-387-34805-0_34
发表时间：
1989
期刊：
--
影响因子：
--
作者：
E. F. Brickell
通讯作者：
E. F. Brickell
DOI：
10.1007/bfb0054128
发表时间：
1998
期刊：
International Conference on the Theory and Application of Cryptographic Techniques
影响因子：
--
作者：
G. Cohen;A. Lobstein;D. Naccache;G. Zémor
通讯作者：
G. Zémor
基于符号多值运算电路的RSA加密处理器设计
DOI：
10.1002/scj.4690210603
发表时间：
1990
期刊：
Systems and Computers in Japan
影响因子：
--
作者：
M. Kameyama;Shugang Wei;T. Higuchi
通讯作者：
T. Higuchi