A 2.3-ps RMS Resolution Time-to-Digital Converter Implemented in a Low-Cost Cyclone V FPGA.
A 2.3-ps RMS Resolution Time-to-Digital Converter Implemented in a Low-Cost Cyclone V FPGA.
复制标题
DOI：
10.1109/tim.2018.2880940
复制
发表时间：
2019-10
影响因子：
5.6
通讯作者：
Peng Q
中科院分区：
文献类型：
--
作者：
Sui T;Zhao Z;Xie S;Xie Y;Zhao Y;Huang Q;Xu J;Peng Q
我们提出了一种非均匀多相（NUMP）方法来构建用于低成本现场可编程门阵列（FPGA）设备的高分辨率时间数字转换器（TDC）。 NUMP 方法涉及系统时钟通过一系列延迟元件以生成具有不同相移的多个时钟。所有时钟的上升沿和下降沿的相位按顺序排序，并且当命中信号到达时锁存所有时钟的状态。 NUMP方法的时间段的大小（和精度）不受延迟线的时间延迟的均匀性和最小值的限制。理论上，FPGA 中任何具有小抖动的延迟源（不仅仅是非常精细的进位链）都可以在 NUMP 方法中使用来延迟和随机化时钟。因此，NUMP 方法可以在低成本 FPGA 中实现出色的 TDC 时序分辨率，而无需非常精细的延迟线。我们在低成本 FPGA 器件（Altera Cyclone V 5CEBA4F23C7N）中实现了四个 NUMP TDC 通道。使用内部和外部脉冲评估四个 NUMP TDC 的性能。使用短时间间隔（小于 1 ns）的内部和外部脉冲测量的定时分辨率的均方根（rms）分别为 2.3 和 5.2 ps。以 517 ns 的时间间隔测得 14.1 ps rms 定时分辨率。 NUMP 方法适用于在低成本 FPGA 中需要多个高性能 TDC 通道的应用。
We present a nonuniform multiphase (NUMP) method to construct a high-resolution time-to-digital converter (TDC) for low-cost field-programmable gate array (FPGA) devices. The NUMP method involves a system clock being passed through a series of delay elements to generate multiple clocks with different phase shifts. The phases of the rising and falling edges of all the clocks are sorted in order and the states of all the clocks are latched when a hit signal arrives. The sizes of the time bins (and precision) of the NUMP method are not limited by the uniformity and minimum value of the time delays of the delay lines. In theory, any delay sources with small jitters in an FPGA, not just very fine carry chains, can be used in the NUMP method to delay and randomize the clocks. Thus, the NUMP method can achieve excellent TDC timing resolutions in low-cost FPGAs without very fine delay lines. We implemented four NUMP TDC channels in a low-cost FPGA device (an Altera Cyclone V 5CEBA4F23C7N). The performance of the four NUMP TDCs was evaluated using both internal and external pulses. The root mean square (rms) for the timing resolution measured using the internal and the external pulses with short-time intervals (less than 1 ns) was 2.3 and 5.2 ps, respectively. A 14.1-ps rms timing resolution was measured at a time interval of 517 ns. The NUMP method is suitable for applications that require a number of high-performance TDC channels in a low-cost FPGA.
登录
查看更多内容
影响因子：
3.5
作者：
Gundacker, Stefan;Auffray, Etiennette;Lecoq, Paul
通讯作者：
Lecoq, Paul
影响因子：
3
作者：
Frankowski, Robert;Gurski, Maciej;Plociennik, Przemyslaw
通讯作者：
Plociennik, Przemyslaw
DOI：
10.1016/j.nima.2011.08.031
发表时间：
2011-12-11
影响因子：
1.4
作者：
Russo, Stefano;Petra, Nicola;Strollo, Antonio G. M.
通讯作者：
Strollo, Antonio G. M.
影响因子：
1.8
作者：
Fishburn, Matthew W.;Menninga, L. Harmen;Charbon, Edoardo
通讯作者：
Charbon, Edoardo
基于多链测量平均方法的 1.7 ps 等效 Bin 大小和 4.2 ps RMS FPGA TDC
影响因子：
1.8
作者：
Shen, Qi;Liu, Shubin;Liu, Weiyue
通讯作者：
Liu, Weiyue