A Design Method of Address Generators Using Hash Memories
A Design Method of Address Generators Using Hash Memories
复制标题
一种利用哈希存储器的地址生成器的设计方法
DOI：
10.1109/dsd.2009.208
复制
发表时间：
2006
期刊：
影响因子：
--
通讯作者：
Tsutomu Sasao
中科院分区：
文献类型：
--
作者：
Tsutomu Sasao
当输入与k个注册向量中的一个匹配时，地址生成器产生从1到k的唯一地址，对其他输入产生0。本文提出了一种利用散列存储器和LUT级联设计地址生成器的方法。散列内存实现了大约90%的注册向量，而LUT级联实现了剩余的10%的注册向量。这种方法使用非不相交的函数分解来减少内存的大小。使用英语单词表的实验结果表明了该方法的有效性。总内存量仅为仅使用LUT级联实现该功能所需内存的20%到25%。理论分析支持实验结果。
An address generator produces a unique address from 1 to k when the input that matches one of k registered vectors, and produces 0 for other inputs. This paper presents a method to design an address generator using a hash memory and an LUT cascade. The hash memory realizes about 90% of the registered vectors, while the LUT cascade realizes the remaining 10% of the registered vectors. This method uses a non-disjoint functional decomposition to reduce the size of memory. The experimental results using lists of English words show that the usefulness of the approach. The total amount of memory is only 20% to 25% of the memory necessary to implement the function by using an LUT cascade alone. Theoretical analysis supports the experimental results.
FPGA上使用多个LUT级联的LPM地址生成器的设计
DOI：
--
发表时间：
2007
期刊：
International Journal of Electronics Vol.94,Issue5
影响因子：
--
作者：
H. Qin;T. Sasao;J.T. Butler
通讯作者：
J.T. Butler