Evaluation of parasitic bipolar effects on neutron-induced SET rates for logic gates
Evaluation of parasitic bipolar effects on neutron-induced SET rates for logic gates
复制标题
逻辑门中子诱导 SET 速率的寄生双极效应评估
DOI：
10.1109/irps.2012.6241930
复制
发表时间：
2012
期刊：
影响因子：
--
通讯作者：
H. Onodera
中科院分区：
文献类型：
--
作者：
J. Furuta;R. Yamamoto;K. Kobayashi;H. Onodera
我们测量中子诱导SET（单粒子瞬态）脉冲宽度分布从反相器链与四个驱动强度在65 nm CMOS工艺。在双阱和三阱结构中，16倍反相器的SET速率分别为1倍反相器的17%和38%。我们的测量结果是符合电路模拟结果，占双极放大。对于更高的SET缓解，时钟缓冲器可以放置在抽头单元附近，以减少由寄生双极效应引起的SET脉冲的数量。
We measure neutron-induced SET (Single Event Transient) pulse width distributions from inverter chains with four drive strengths in a 65-nm CMOS process. The SET rates on 16x inverters are 17% and 38% of those on 1x in the twin-and triple-well structures respectively. Our measured results are in line with circuit simulation results that account for bipolar amplification. For higher SET mitigation, clock buffers could be placed adjacent to tap cells to reduce the number of SET pulses caused by the parasitic bipolar effect.
使用传播引起的脉冲收缩测量中子引起的 SET 脉冲宽度
DOI：
--
发表时间：
2011
期刊：
影响因子：
--
作者：
古田;濱中;小林;小野寺
通讯作者：
小野寺