Embedded and Cyber-Physical-Systems Design and Verification Lab

点击翻译按钮获取中文摘要

„Momentane Trends führen dazu, dass eingebettete Systeme zunehmend auf höheren Abstraktionsebenen konzipiert und entwickelt werden müssen, um die notwendige Produktivität zu erzielen. Dies wiederum verlangt nach neuartigen Entwurfsmethoden auf hohen Abstraktionsebenen, welche am Lehrstuhl für Eingebettete Systeme erforscht werden. Um diese neuentwickelten Entwurfsmethoden testen zu können, müssen Entwurfs- und Verifikationsprozesse auf tieferen Abstraktionsebenen für Hardware- und Softwarekomponenten vollständig automatisiert vorhanden sein. Eine solche Entwurfs- und Verifikationsumgebung, entsprechend dem Stand der Technik/Wissenschaft, soll hier als Großgerät beantragt werden. Dieses soll die Modellierung, Prototypisierung (FPGA und virtuell) und Hardware-in-the-Loop-Simulation unterstützen. Es ermöglicht die nahtlose Umsetzung vom Modell über einen virtuellen und hybriden zu einem FPGA-Prototyp unter Beibehaltung derselben Testumgebung (Umgebungsmodell). Das Großgerät ermöglicht neben dem Test neuer Entwurfsmethoden auch, neuartige und komplexe Systeme prototypisch umzusetzen, und somit deren Machbarkeit zu demonstrieren. Das Großgerät ist dabei so konzipiert, dass es für ein großes Spektrum an Anwendungsdomänen einsetzbar sein soll.“