SiC-MOS界面特有の散乱体の起源検証とその抑制によるチャネル抵抗低減

点击翻译按钮获取中文摘要

本研究の目的は、SiC-MOS界面のラフネスを従来よりも大幅に低減させることで、特異な散乱体の起源検証とチャネル抵抗の低減を行うことである。令和4年度は高温熱処理によるバンチングで原子的平坦にしたSiC表面を維持しながら、SiC-MOSFETを作製するプロセスインテグレーションを行った。令和3年度に実施した、MOSFET試作のための各種プロセスが原子的平坦面に与える影響調査の結果、イオン注入後の活性化アニールにより平坦性が劣化することが分かったため、試作のプロセスフローにおいて平坦化熱処理は活性化アニールの後、ゲート絶縁膜形成前に実施することとした。ただし平坦化熱処理はエッチングを伴うため、イオン注入領域が消失する懸念があった。そこでSEMによるイオン注入領域の観察とAFMによる原子平坦化の確認を行い、イオン注入領域の維持と原子的平坦化が両立できる条件の探索を行った。得られた条件をもとに原子的平坦化処理を行い、その後、①熱酸化膜、および②HTOによる堆積酸化膜を用いてゲート酸化膜を形成しMOSFETの1次試作を作製した。作製したMOSFETの電気的特性を評価したところ、①の熱酸化膜品はスイッチング動作を示し、原子的平坦化処理を行ってもMOSFETを作製できることが実証できた。ただし熱酸化はSiC表面を荒らすため、移動度の向上は見られなかった。一方、②堆積酸化膜品は平坦性の原子的平坦性の維持はできたものの、堆積酸化膜の膜質に起因してゲートリーク電流が発生したため、スイッチング動作には至らなかった。堆積酸化膜の品質については他の装置を使用することで改善をする予定である。