Design for Testability Methodology for Multi-Input/Output Asynchronous Sequential Elements

点击翻译按钮获取中文摘要

本研究では多入力・多出力の非同期式順序素子を対象としたテスト容易化設計を標準化することを目的としている。昨年度までに２入力２出力の排他制御素子に対してゲートレベルでのスキャン素子設計とテスト手法を提案している。本年度は主に３つの研究成果があった。①排他制御素子のトランジスタレベル設計とSPICEによる過渡解析によって動作検証を行い、昨年度提案したスキャン排他制御素子のトランジスタレベル回路を提案した。スキャンＣ素子のチップ試作でも用いたRohm0.18umのプロセスルールに従ってトランジスタレベルのスキャン排他制御素子を提案した。この知見により任意のスキャン素子設計が可能である。②昨年度設計したレイアウトレベルのスキャンＣ素子を搭載した試作チップに対して、FPGAテスタを用いた動的検証と、ロジックアナライザ、オシロスコープにより動作検証を実施した。実チップ試作ではVirtuosoによるスキャンＣ素子、４つのスキャンＣ素子を用いたスキャンパスをフルカスタム設計を実施し、それぞれ動作検証を行った。FPGAテスタを用いた動作検証ではテスト系列をチップに印加し、その出力応答をテスタによって観測し、期待値と比較することでスキャンＣ素子、スキャンパスが設計通り動作するかを検証し、スキャンＣ素子の有用性・確実性を確立した。③提案したスキャンＣ素子を用いたテスト容易な非同期式回路の設計を進めている。そのために、非同期式回路設計ツールであるBalsaを用いた非同期式乗算器を設計し、ゲートレベルにおいて動作検証を実施した。また、非同期式乗算器をIC CompilerIIにライブラリ化したスキャンＣ素子を組み込み、自動化した非同期式回路設計手法を提案している。