权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Design for Testability Methodology for Multi-Input/Output Asynchronous Sequential Elements

多输入/输出异步顺序元件的可测试性方法设计

基本信息

批准号：
21K11820
负责人：
岩田大志
金额：
$ 2.66万
依托单位：
Nara National College of Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2021
资助国家：
日本
起止时间：
2021-04-01 至 2024-03-31
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-21K11820/
关键词：
排他制御素子スキャン設計非同期式回路テスト容易化設計

项目摘要

本研究では多入力・多出力の非同期式順序素子を対象としたテスト容易化設計を標準化することを目的としている。昨年度までに２入力２出力の排他制御素子に対してゲートレベルでのスキャン素子設計とテスト手法を提案している。本年度は主に３つの研究成果があった。①排他制御素子のトランジスタレベル設計とSPICEによる過渡解析によって動作検証を行い、昨年度提案したスキャン排他制御素子のトランジスタレベル回路を提案した。スキャンＣ素子のチップ試作でも用いたRohm0.18umのプロセスルールに従ってトランジスタレベルのスキャン排他制御素子を提案した。この知見により任意のスキャン素子設計が可能である。②昨年度設計したレイアウトレベルのスキャンＣ素子を搭載した試作チップに対して、FPGAテスタを用いた動的検証と、ロジックアナライザ、オシロスコープにより動作検証を実施した。実チップ試作ではVirtuosoによるスキャンＣ素子、４つのスキャンＣ素子を用いたスキャンパスをフルカスタム設計を実施し、それぞれ動作検証を行った。FPGAテスタを用いた動作検証ではテスト系列をチップに印加し、その出力応答をテスタによって観測し、期待値と比較することでスキャンＣ素子、スキャンパスが設計通り動作するかを検証し、スキャンＣ素子の有用性・確実性を確立した。③提案したスキャンＣ素子を用いたテスト容易な非同期式回路の設計を進めている。そのために、非同期式回路設計ツールであるBalsaを用いた非同期式乗算器を設計し、ゲートレベルにおいて動作検証を実施した。また、非同期式乗算器をIC CompilerIIにライブラリ化したスキャンＣ素子を組み込み、自動化した非同期式回路設計手法を提案している。

This study aims to standardize the design of multi-input and multi-output asynchronous elements. Last year, the two input and two output exclusive control elements were proposed for the design and operation of the elements. This year's main research results are as follows: 1. Exclusive control element design and SPICE transition analysis, action verification, and proposal for exclusive control element design and SPICE transition analysis. The test of Rohm0.18um was carried out in the middle of the test, and the test was carried out in the middle of the test. This knowledge is not limited to any element design. 2. Last year's design was carried out on a trial basis, and the FPGA was used to test and verify the operation of the FPGA. The design of Virtuoso is implemented and the operation is verified. FPGA test results demonstrate the usefulness and accuracy of the elements in the design process. 3. It is easy to design asynchronous circuits. The design of asynchronous circuits and the implementation of asynchronous circuits Asynchronic Circuit Design Method for Asynchronic Circuit