Synthesizable Mixed-Signal Integrated Circuits for Agile Development of Analog AI Sensor Nodes
Synthesizable Mixed-Signal Integrated Circuits for Agile Development of Analog AI Sensor Nodes
用于敏捷开发模拟 AI 传感器节点的可合成混合信号集成电路
批准号：
20K14786
负责人：
Xu Zule
金额：
$2.66万
依托单位：
依托单位国家：
日本
项目类别：
Grant-in-Aid for Early-Career Scientists
财政年份：
2020
资助国家：
日本
项目状态：
已结题
起止时间：
2020-04-01 至 2022-03-31
中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
期刊论文(11)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
Analysis and simulation of MOSFET-based gate-voltage-independent capacitor
基于MOSFET的栅压无关电容器的分析与仿真
基于MOSFET的栅压无关电容器的分析与仿真
DOI：
10.35848/1347-4065/ac6406
发表时间：
2022
期刊：
Japanese Journal of Applied Physics (JJAP)
影响因子：
--
作者：
[S. Li, N. Ojima, Z. Xu, and T. Iizuka]
通讯作者：
and T. Iizuka
A 10-GHz Inductorless Cascaded PLL with Zero-ISF Subsampling Phase Detector Achieving -63-dBc Reference Spur, 175-fs RMS Jitter and -240-dB FOMjitter
具有零 ISF 二次采样鉴相器的 10GHz 无电感级联 PLL，可实现 -63dBc 参考杂散、175fs RMS 抖动和 -240dB FOM 抖动
具有零 ISF 二次采样鉴相器的 10GHz 无电感级联 PLL，可实现 -63dBc 参考杂散、175fs RMS 抖动和 -240dB FOM 抖动
DOI：
--
发表时间：
2022
期刊：
影响因子：
--
作者：
[Z. Yang, Z. Xu, M. Osada, and T. Iizuka]
通讯作者：
and T. Iizuka
A 3.3-GHz 4.6-mW Fractional-N Type-II Hybrid Switched-Capacitor Sampling PLL Using CDAC-Embedded Digital Integral Path with -80-dBc Reference Spur
使用具有 -80dBc 参考杂散的 CDAC 嵌入式数字积分路径的 3.3GHz 4.6mW 小数 N 型 II 混合开关电容器采样 PLL
使用具有 -80dBc 参考杂散的 CDAC 嵌入式数字积分路径的 3.3GHz 4.6mW 小数 N 型 II 混合开关电容器采样 PLL
DOI：
--
发表时间：
2021
期刊：
影响因子：
--
作者：
[Zule Xu, Masaru Osada and Tetsuya Iizuka,]
通讯作者：
Masaru Osada and Tetsuya Iizuka,
Low-Power and Low-Noise Clock Generation: A Fractional-N Hybrid CDAC-Embedded Sampling PLL and a Class-C Complementary Colpitts Crystal Oscillator
低功耗和低噪声时钟生成：分数 N 混合 CDAC 嵌入式采样 PLL 和 C 类互补 Colpitts 晶体振荡器
低功耗和低噪声时钟生成：分数 N 混合 CDAC 嵌入式采样 PLL 和 C 类互补 Colpitts 晶体振荡器
DOI：
--
发表时间：
2021
期刊：
影响因子：
--
作者：
[Terutsuki Daigo, Mitsuno Hidefumi, Kanzaki Ryohei, Z. Xu]
通讯作者：
Z. Xu
A fractional-N MASH2-k FDC phase-locked loop architecture enabling higher-order quantisation noise shaping
小数 N MASH2-k FDC 锁相环架构可实现高阶量化噪声整形
小数 N MASH2-k FDC 锁相环架构可实现高阶量化噪声整形
DOI：
10.1049/ell2.12436
发表时间：
2022
期刊：
IET Electronics Letters
影响因子：
--
作者：
[R. Iwashita, Z.Xu, M. Osada, and T. Iizuka]
通讯作者：
and T. Iizuka
共 9 条
Research on Ultra-Low Power Ring-Oscillator Based Frequency Synthesizer for Wireless Sensor Nodes
-
批准号：17K14684
-
项目类别：Grant-in-Aid for Young Scientists (B)
-
资助金额：$2.75万
-
财政年份：2017
-
负责人：Xu Zule
-
依托单位：