Three-dimensional Reconfigurable Switch Device for Large-Scale Chiplet Systems

用于大规模 Chiplet 系统的三维可重构开关器件

基本信息

批准号：
20K19772
负责人：
趙謙
金额：
$ 2.66万
依托单位：
Kyushu Institute of Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for Early-Career Scientists
财政年份：
2020
资助国家：
日本
起止时间：
2020-04-01 至 2022-03-31
项目状态：
已结题

项目摘要

本研究では数百を超える異なるプロセッサを含む大規模チップレットシステムに向けて，リコンフィギャラブル技術と3次元積層技術に基づき高性能で小型のスイッチチップの探索を行う．令和２年度では，汎用FPGA構造に組み込めるスイッチ機能に特化したハードウェアモジュールの設計，および3次元FPGA設計ツールの研究開発を行った．特に3次元FPGAにおける論理の空間的配置問題が従来の2次元FPGAと異なり，高品質な配置案を生成するため層間配線の接続構造を考慮しなければならない．この問題に対して，深層学習を用いた層間配線の構造を自動的に学習可能なコスト関数生成手法を提案し，複数の3次元FPGA構造を用いた性能評価を行い，その有効性を示した．深層学習を利用して配線構造の特徴を自動的に学習する手法は国際的にも初めての試みであり，今後様々な複雑な配線構造を持つFPGAへの適用が期待できる．令和３年度では，初年度で開発したスイッチ機能に特化したハードウェアモジュールと３次元FPGA設計ツールに基づき，再構成可能なスイッチの研究実装に対応可能なCADフローを開発し，デバイスアーキテクチャの探索・評価を行った．初期実験の結果により，リングやトーラスなどの基本的なトポロジーのスイッチ回路の実装に対して，提案した再構成可能なスイッチは汎用FPGAと比べ，大幅な実装性能の向上が実現でき，大規模なチップレットシステムの高速ネットワークへの適用の可能性を示した．これまでの研究実績として，国際会議論文４件と国内研究会論文１件の成果発表があった．

在这项研究中，我们将基于可重新配置技术和3D堆叠技术寻找高性能的小型开关芯片，用于包含数百种不同处理器的大型芯片系统。在2020财政年度，我们设计了专门从事开关功能的硬件模块，这些功能可以纳入通用的FPGA结构中，以及3D FPGA设计工具的研发。特别是，3D FPGA中逻辑的空间排列问题与常规2D FPGA不同，为了生成高质量的布置方案，必须考虑中间接线的连接结构。对于这个问题，我们提出了一种成本函数生成的方法，该方法可以使用深度学习自动学习层间接线的结构，并使用多个3D FPGA结构进行性能评估，从而显示出其有效性。这是使用深度学习自动学习接线结构的特征的第一次国际尝试，预计将来将应用于具有各种复杂接线结构的FPGA。在2021年，基于专门用于开关功能的硬件模块和第一年开发的3D FPGA设计工具，我们开发了一个CAD流，可以适应可重新配置开关的研究实现，并探索和评估了设备架构。初始实验的结果表明，对于具有基本拓扑（例如环和圆环）的开关电路，提议的可重新配置开关可以显着改善安装性能与通用FPGA相比，这表明将大规模的Chiplet系统应用于高速网络。先前的研究结果已在四个国际会议讨论和一份国内研究论文中提出。