Creation of Scalable Computers and their System Software for Post-Moore Era

点击翻译按钮获取中文摘要

スケーラブルデータフロー（SDF）システムの構築を目指し、COMP、PROGSYS、APPの3グループ体制により、計算機構とモデル、プログラミングモデルとシステムソフト、アプリ（APP）の研究を実施した。COMPでは、SDFアーキテクチャとして粗粒度再構成可能アレイ(CGRA)の基本構成とその評価フレームワークを用いて、内部結合網の探索を行った。また、マルチFPGAに対して効率的にタスクをオフロードするためのタスク管理機構や、グラフ幅優先探索、点群処理のデータフローハードウェアを設計しその基礎評価を行った。PROGSYSでは、FPGAクラスタ向けのタスク割当てを研究開発した。計算と再構成の重畳により再構成時間を隠蔽し、さらに隣接FPGAへのタスク割当てにより直接網の利用を促進することで、タスク並列処理のメイクスパンを短縮した。また、OpenACC/OpenMP target構文からOpenCLに変換するコンパイラを開発した。OpenCLに変換することにより、NVIDIAのみならずAMDのGPUやFPGA向けにコンパイル可能となる。この他、ARM SVE向けオフロードコードの生成方法を検討した。また、動的依存関係の探索コストを削減するために、組み込みアプリ向けにOpenMPのtask構文を静的なタスク記述に拡張する方法を提案し、簡単なタスクグラフでその効果を確認した。APPでは、並列化された幅優先探索アルゴリズムを基にグラフの幅優先探索専用アクセラレータHyGTAを再設計することとし、そのシミュレータ開発に着手した。また、近似凸包の計算法について、複数FPGAによる並列処理で近似精度を向上させる手法を実装した。さらに、複数FPGAによるアプリの機能検証高速化を目的として、複数FPGAの動作記述を単一の大規模FPGAの動作記述に自動変換するツールを提案し評価を行った。