シストリックメモリアーキテクチャに基づく超高速4次元データ圧縮システムの研究開発

基于脉动内存架构的超高速4D数据压缩系统研发

• 批准号: 17700043
• 负责人: 佐野 健太郎
• 金额: $ 2.37万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (B)
• 财政年份: 2005
• 资助国家: 日本
• 起止时间: 2005 至 2006
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-17700043/
• 关键词: シストリックアーキテクチャ; 機能メモリ; FPGA; 浮動小数点数値計算; 4次元データ処理; ベクトル量子化; 競合学習

本研究では、シストリックメモリアーキテクチャに基づき、データ圧縮を指向した4次元データ数値計算専用プロセッサを設計し、FPGAによる実装を通じ性能評価を行った。以下、本研究課題の実績について概要を述べる。平成17年度では、圧縮アルゴリズムと並列性に関する研究を行い、その高速処理に適したシストリックメモリアーキテクチャを提案した。また、本アーキテクチャに基づき、FPGAによる競合学習専用プロセッサの試作を行った。性能評価の結果、本試作プロセッサは汎用プロセッサと比べて高い速度向上を実現することを確認した。平成18年度では、より汎用な高速4次元数値データ処理を可能とするために、単精度浮動小数点演算に特化したシストリックアレイプロセッサを設計した。本アレイプロセッサの基本処理要素「セル」のデータパスはマイクロプログラムにより制御され、プログラムを変更することにより様々な計算問題を扱うことができる。計算に必要なデータは各セルに分散された局所メモリに格納され、FPGAの持つ総メモリバンド幅を最大限に活かした超並列計算が可能である。本研究では、単一のFPGA上に12x8のセルから成るシストリックアレイを実装し、n次元数値計算の例として2次元の計算流体力学問題を用い性能評価を行った。2次元正方キャビティ内の定常流を計算したところ、僅か60MHzで動作するシストリックアレイプロセッサは、3.2GHz動作のPentium4プロセッサと比べ7倍もの高速計算を実現した。この評価は2次元の数値計算に対するものであるが、提案プロセッサは理論的に4次元データを高速計算可能である。以上、本研究課題では、4次元データの高速処理に対する提案アーキテクチャの有効性が確認できた他、コンパイラ等、今後実用的なシステムを構築する上で必要な開発の指針が明らかとなった。これは、重要な成果である。

This study で は, シ ス ト リ ッ ク メ モ リ ア ー キ テ ク チ ャ に base づ き, デ ー タ 圧 shrinkage を pointing し た four yuan デ ー タ the numerical computing 専 with プ ロ セ ッ サ を し design, FPGA に よ る be loaded を tong じ performance evaluation 価 を line っ た. The following is a summary of the achievements of this research project: に に て て て を description べる. Pp.47-53 17 year で は, 圧 shrinkage ア ル ゴ リ ズ ム と tied for sexual に masato す る research を い, そ の high-speed 処 Richard に optimum し た シ ス ト リ ッ ク メ モ リ ア ー キ テ ク チ ャ を proposal し た. ま た, this ア ー キ テ ク チ ャ に base づ き, FPGA に よ る competition use learning 専 プ ロ セ ッ サ の attempt を line っ た. The performance evaluation 価 価 results, the プロセッサ プロセッサ general プロセッサと of this trial work shows that the プロセッサと speed is higher than the べて and the を actual performance する する とを confirms that the た た is た. Pp.47-53 18 year で は, よ り domestic な high-speed 4 yuan the numerical デ ー タ 処 Richard を may と す る た め に, 単 precision floating point calculations に specialized し た シ ス ト リ ッ ク ア レ イ プ ロ セ ッ サ を design し た. This ア レ イ プ ロ セ ッ サ の 処 principle basic "セ ル" の デ ー タ パ ス は マ イ ク ロ プ ロ グ ラ ム に よ り suppression さ れ, プ ロ グ ラ ム を - more す る こ と に よ り others 々 な calculation problem を Cha う こ と が で き る. Computing に necessary な デ ー タ は each セ ル に scattered さ れ た bureau メ モ リ に Wagner さ れ, FPGA の つ 総 メ モ リ バ ン ド を picture most time live に か し た super parallel computing が may で あ る. This study で は, 単 の に 12 on FPGA by 8 の セ ル か ら into る シ ス ト リ ッ ク ア レ イ を be し, $n the numerical calculation of の と し て 2 dimensional の computational fluid mechanics problem を い performance evaluation 価 を line っ た. Within 2 dimensional tetragonal キ ャ ビ テ ィ の steady flow を computing し た と こ ろ, か just 60 MHZ で す る シ ス ト リ ッ ク ア レ イ プ ロ セ ッ サ は, 3.2 GHz action の Pentium4 プ ロ セ ッ サ と seven times than べ も の supercomputing を be presently し た. こ の review 価 は 2 dimensional の the numerical computing に す seaborne る も の で あ る が, proposal プ ロ セ ッ サ は theory に four yuan デ ー タ を supercomputing may で あ る. Above, this research topic で は, 4 yuan デ ー タ の high-speed 処 Richard に す seaborne る proposal ア ー キ テ ク チ ャ の have sharper sex が confirm で き た him, コ ン パ イ ラ etc, in the future be used な シ ス テ ム を build す る で な necessary on the open 発 の pointer が Ming ら か と な っ た. Youdaoplaceholder2 れ れ, important な achievements である.

项目成果

Massively Parallel Processor based on Systolic Architecture for High-Performance Computation of Difference Schemes

基于脉动架构的差分格式高性能计算大规模并行处理器

• 发表时间: 2006
• 期刊: Proceedings of the International Conference on Parallel Computational Fluid Dynamics (ParCFD2006)
• 作者: Wilfred W.Li;Peter W.Arzverger;Chang Lim Yeo;Larry Arg;Osamu Tatebe;Satoshi Sekicughi;Karpjoo Jeong;Suntae klwang;Susumu Date;Jae-Hyuck Kwak;UNIX Magazine;Kentaro Sano;Kentaro Sano;Kentaro Sano;Kentaro Sano
• 通讯作者: Kentaro Sano

Systolic Architecture for Computational Fluid Dynamics on FPGAs

• DOI: 10.1109/fccm.2007.20
• 发表时间: 2007-04
• 期刊: 15th Annual IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM 2007)
• 作者: K. Sano;Takanori Iizuka;Satoru Yamamoto

Hybrid Parallel Computation for LU-SGS Implicit Time Integration

LU-SGS 隐式时间积分的混合并行计算

• 发表时间: 2007
• 期刊: Proceedings of the International Conference on Parallel Computational Fluid Dynamics (ParCFD2007) (掲載決定)
• 作者: Wilfred W.Li;Peter W.Arzverger;Chang Lim Yeo;Larry Arg;Osamu Tatebe;Satoshi Sekicughi;Karpjoo Jeong;Suntae klwang;Susumu Date;Jae-Hyuck Kwak;UNIX Magazine;Kentaro Sano;Kentaro Sano
• 通讯作者: Kentaro Sano

Systolic Computational-Memory Architecture for an FPGA-based Flow Solver

基于 FPGA 的流求解器的脉动计算内存架构

• 发表时间: 2006
• 期刊: Proceedings of the 49th IEEE International Midwest Symposium on Circuits and Systems (MWSCAS2006) (CD-ROM)
• 作者: Wilfred W.Li;Peter W.Arzverger;Chang Lim Yeo;Larry Arg;Osamu Tatebe;Satoshi Sekicughi;Karpjoo Jeong;Suntae klwang;Susumu Date;Jae-Hyuck Kwak;UNIX Magazine;Kentaro Sano;Kentaro Sano;Kentaro Sano;Kentaro Sano;Kentaro Sano;Kentaro Sano
• 通讯作者: Kentaro Sano

A Competitive Learning Algorithm with Controlling Maximum Distortion

一种控制最大失真的竞争学习算法

• 发表时间: 2005
• 期刊: journal of Advanced Computational Intelligence and Intelligent Informatics (発表予定)
• 作者: 百瀬 真太郎;Takeshi Miura
• 通讯作者: Takeshi Miura