スケーラブルな物理セキュリティを可能にする近似計算の設計基盤と理論の構築

スケーラブルな物理セキュリティを可能にする近似計算の設計基盤と理論の構築に向けて、(a)スケーラブルな物理セキュリティを可能にする近似演算回路の開発、(b)物理セキュリティ強度要求に応じたACマスキング回路の自動合成技術の開発、(c)スケーラブルな物理セキュリティに関する安全性指標の理論の構築について研究を実施した。サブテーマ(a)に関しては、AES暗号回路において情報漏洩の危険性が大きいSboxについて、電源および電磁波サイドチャネル漏洩を低減するためのカスタム回路設計を実施した。回路シミュレーションと物理レイアウト設計を行い、有効性とオーバーヘッドを評価した。また、FPGAを対象とした可変精度近似加算器、サイドチャネル漏洩を防止する加算器やフリップフロップ、IoTエッジノード向けの小型・低消費電力・セキュアなプロセッサなどを開発した。サブテーマ(b)に関しては、昨年度に引き続き、可変精度近似乗算器を利用するカスタムハードウェアの高位合成手法を開発した。また、軽量暗号のARX暗号 (Chaskey、Simon、Speck) に着目し、専用ハードウェアの電力サイドチャネルを抑える高位合成設計手法を構築した。さらに、オーバヘッドの極めて小さいサイドチャネル攻撃対策のLSI設計手法を提案した。サブテーマ(c)に関しては、乱数を用いた電力攻撃対策のひとつであるThreshold Implementation技術をAESハードウェアに適用し、ASIC及びFPGAでのTVLA評価を実施した。また、乱数生成器の周波数を変更させた場合のTVLAへの影響を評価し、近似計算との関係について調査を行った。さらに、ニューラルネットワークの乗算へのサイドチャネル攻撃を想定して、攻撃シミュレーション結果を比較して最適なアルゴリズムを検討し、復元率が向上する手法を提案した。

スケーラブルな物理セキュリティを可能にする近似計算の設計基盤と理論の構築に向けて、(a)スケーラブルな物理セキュリティを可能にする近似演算回路の開発、(b)物理セキュリティ強度要求に応じたACマスキング回路の自動合成技術の開発、(c)スケーラブルな物理セキュリティに関する安全性指標の理論の構築について研究を実施した。サブテーマ(a)に関しては、AES暗号回路において情報漏洩の危険性が大きいSboxについて、電源および電磁波サイドチャネル漏洩を低減するためのカスタム回路設計を実施した。回路シミュレーションと物理レイアウト設計を行い、有効性とオーバーヘッドを評価した。また、FPGAを対象とした可変精度近似加算器、サイドチャネル漏洩を防止する加算器やフリップフロップ、IoTエッジノード向けの小型・低消費電力・セキュアなプロセッサなどを開発した。サブテーマ(b)に関しては、昨年度に引き続き、可変精度近似乗算器を利用するカスタムハードウェアの高位合成手法を開発した。また、軽量暗号のARX暗号 (Chaskey、Simon、Speck) に着目し、専用ハードウェアの電力サイドチャネルを抑える高位合成設計手法を構築した。さらに、オーバヘッドの極めて小さいサイドチャネル攻撃対策のLSI設計手法を提案した。サブテーマ(c)に関しては、乱数を用いた電力攻撃対策のひとつであるThreshold Implementation技術をAESハードウェアに適用し、ASIC及びFPGAでのTVLA評価を実施した。また、乱数生成器の周波数を変更させた場合のTVLAへの影響を評価し、近似計算との関係について調査を行った。さらに、ニューラルネットワークの乗算へのサイドチャネル攻撃を想定して、攻撃シミュレーション結果を比較して最適なアルゴリズムを検討し、復元率が向上する手法を提案した。