Interfacial structure control for domain wall memories with low-power consumption

点击翻译按钮获取中文摘要

本研究では、電荷-スピン変換を磁壁に効率よく伝達するため、トポロジカル絶縁体と磁性体の界面状態を理解する。磁性層/トポロジカル絶縁層界面の電子状態解析、及び、異常ホール抵抗等のハーモニック解析を通じて、大きな界面スピン軌道トルクを誘起するための材料および界面制御方法を探索する。低電流駆動、及び、ロバストネス向上のため、磁壁ピニング効果を抑制するための軟磁性被覆構造も併行して検討し、低消費電力・高速動作を両立する基本原理を明らかにする。導入したSb用Kセルおよび既設のBi用セルを組み合わせを検討し、組成を変えたBi-Sb薄膜および磁性膜との積層構造を作製した。3次元トポロジカル絶縁体となるSb量10~20at.%の制御が可能な成膜条件を整え、各種単結晶基板上にBi-Sb薄膜を形成した。構造解析、電気特性解析から、スピン軌道トルクを誘起するのに十分と思われるBi-Sb薄膜を得た．Bi-Sb薄膜への金属磁性層積層を試みたところ、界面構造の乱れが顕著となることがわかり、磁性絶縁体層とBi-Sb層の積層構造の形成への移行を進めている。一方、磁性トポロジカル絶縁体の応用として、低消費電力で磁化反転を実現出来るFET型素子を提案した。ゲート電圧による磁気異方性制御およびソースードレイン電界によるスピン軌道トルクを組み合わせることで、低消費電力な磁気メモリが形成出来ることを明らかにした。この素子の書き込みエラー率を詳細に調べたところ、従来磁気トンネル接合で議論されている異方性電圧制御に比べて、著しくエラー率が改善出来ることを明らかにした。また、磁気異方性の電圧制御はリザバーコンピューティングへの展開が期待出来ることを明らかにした。